연산회로 예비보고서

목차

1. 목적

2. 이론
2.1 반가산기
2.2 전가산기
2.3 병렬 가산기
2.4 직렬 가산기
2.5 반감산기와 전감산기
2.6 병렬 감산기와 직렬 감산기
2.7 이진 곱셈계산과 승산기
2.8 논리연산장치(ALU)

본문내용

1. 목적
이진 덧셈, 뺄셈 및 곱셈계산의 원리를 이해하고, 이를 구현하는 가산기, 감산기 및 승산기의 동작을 확인한다.
2. 이론
2.1 반가산기
반가산기(half adder)는 이진법으로 표시된 두 개의 수를 더하는 가산기이다. 그림 1⒝에서 보여주듯이 두 개의 수 를 입력으로 하여 각각 XOR 게이트와 AND 게이트를 통과시켜 얻은 출력에 해당한다. 따라서 반가산기의 회로는 그림 1⒜와 같게 된다.

<중 략>

직렬 가산기(serial adder)는 전가산기 하나만을 이용하여 비트의 가산을 할 수 있는 가산기이다. 그림 4⒜에서와 같이 시프트 레지스터 두 개에 각각 를 넣어 가 오른쪽 끝에 오도록 하고 전가산기의 합과 자리올림을 저장할 레지스터(sum register)와 플립플롭(carry storage)을 가산기에 연결하면 곧 직렬 가산기 회로가 된다. 클럭 펄스가 들어올 때마다 가 한 비트씩 전가산기에 들어가며, 여기서 가산되어 나온 합은 레지스터에 저장되고 자리올림은 플립플롭에 일시 저장되었다가 다음 비트의 가산에 자리올림 입력으로 들어간다.

참고 자료

없음