전자전기컴퓨터설계실험2(전전설2)2주차예비

목차

Ⅰ. 서론 (Introduction)
1. 실험의 목적(Purpose of this Lab)
2. 배경 지식(Essential Backgrounds for this Lab)

Ⅱ. 방법 (Materials & Methods)
1. Materials
2. Methods

Ⅲ. 실험결과 (Results)
1. Half Adder를 Schematic으로 설계하시오.
2. Module Instance Symbol로 1-bit Full Adder 설계하시오
3. 4-bits Ripple Carry Full Adder를 설계하시오.

Ⅳ. 토론 (Discussion)
가. 프로그래밍할 때 주의할 점
나. Verilog에 값을 입력

Ⅴ. 결론 (Conclusion)

Ⅵ. 참고문헌 (reference)

본문내용

Ⅰ. 서론 (Introduction)
1. 실험의 목적(Purpose of this Lab)
Xilinx 프로그램 중 schematic을 이용하여 최종적으로 ripple carry full adder를 설계하고 주어진 실험값들과 HBE-ComboⅡ-SE board 이용하여 확인해본다.

2. 배경 지식(Essential Backgrounds for this Lab)
가. HDL(Hardware description language)
말 그대로 하드웨어를 표현하는 언어라는 뜻으로 전기, 전자회로적인 특성을 기술하는 언어이다. 원하는 동작을 구현할 수도 있고 구조 또한 기술 가능하다. C 등등의 다른 언어와도 비슷하나 특정 시간이나 동시성을 표현할 수 있다는 점에서 그 차이가 있다.

나. Xilinx Spartan3
스파르탄 계열은 제품들 중 저가형 부품이며 버텍스 소자보다 동작속도가 느리다.

<그 림>

다. FPGA(Field programmable gate array)
이미 설계된 하드웨어를 반도체로 생산하기 직전 최종적으로 하드웨어의 동작 및 성능을 검증하기 위해 제작하는 중간 개발물 형태의 집적회로이다. FPGA chip과 Xilinx를 이용하여 사용자 요구에 맞게 프로그래밍이 가능하고 실현 가능하다.

라. Schematic
회로의 여러 요소들 간의 내부 연결 상태를 그림으로 표현하여 각종 함수(논리 함수 등)들과 입력 단자들을 시각적으로 확인하여 회로를 구현할 수 있는 기능을 뜻한다.

마. Ripple Carry Full Adder

<그 림>

우리가 보통 n-bit의 두 2진수를 더할 때 산술적으로 왼쪽에서부터 더해가면서 carry를 더해준다. 이 과정을 논리 게이트를 이용하여 표현한 것이 바로 ripple-carry이다. Full-Adder 1개가 1 bit의 두 2진수의 합을 표현한 논리 함수이기 때문에 full-adder를 연결하여 만들면 자연스럽게 n-bit의 두 2진수의 합을 표현할 수 있다. 보통은 처음 주어지는 c1는 0으로 시작한다.

참고 자료

xilinx에 관하여
https://ko.wikipedia.org/wiki/%EC%9E%90%EC%9D%BC%EB%A7%81%EC%8A%A4
HBE-ComboⅡ-SE
http://www.hanback.co.kr/products/view/343