시립대 전자전기컴퓨터설계실험1 9주차 결과레포트

소개글

서울시립대 전자전기컴퓨터설계실험1 9주차 결과레포트입니다.

목차

1. 서론
(1) 실험 목적
(2) 이론적 배경

2. 실험장비 및 부품

3. 실험결과

4. 토론

5. 결론

6. 참고문헌

본문내용

1. 서론
(1) 실험 목적
노턴의 정리, 테브난의 정리, 최대전력전달을 미리 학습하고 이해하며, 실험을 통해 그 이론을 확인한다.
(2) 이론적 배경
 테브난의 정리
전기 회로 이론, 선형 전기 회로에서 테브난의 정리(Thevenin's theorem)는 두개의 단자를 지닌 전압원, 전류원, 저항의 어떠한 조합이라도 하나의 전압원 V와 하나의 직렬저항 R로 변환하여 전기적 등가를 설명하였다. AC 시스템에서 테브난의 정리는 단순히 저항이 아닌, 일반적인 임피던스로 적용할 수 있다. 테브난의 정리는 독일 과학자 헬름홀츠(Hermann von Helmholtz)가 1853년에 처음으로 발견하였으나, 1883년에 프랑스 통신공학자 테브난(Léon Charles Thévenin 1857년-1926년)에 의하여 재발견 되었다.
테브난의 정리는 전압원과 저항의 회로가 테브난 등가로 변환할 수 있음을 설명하였으며, 이것은 회로 분석에서 단순화 기술로 사용된다. 테브난 등가는 (저항을 나타내는 내부 임피던스와 전원을 나타내는 기전력을 지닌) 전원장치나 배터리에 좋은 모델로 사용될 수 있다. 회로는 이상적인 전압원과 이상적인 저항의 직렬연결로 구성된다.

<중 략>

 테브난 등가를 계산하기
등가회로를 계산하기 위해서, 저항과 전압 – 두 개의 변수가 요구된다. 그래서, 2차 연립 방정식이 필요하다. 2차 연립 방정식은 일반적으로 다음 단계를 거쳐서 구하지만, 어떠한 조건일 경우라도 회로의 단자에 위치해야 한다:
1. 계산한 출력전압, VAB는, 개회로 (로드 저항이 존재하지 않음 - 즉 저항이 무한대임) 상태일 때, VTh이다.
2. 계산한 출력전류, IAB는, 단락회로 (로드 저항이 0임)을 유지할때, RTh은 VTh나누기 IAB이다.
• 등가회로는 VTh전압의 전압원에 직렬로 연결된 저항 RTh이다.
2번째 방정식은 아래처럼 계산할 수 있다:
a. 전압원은 단락회로로 전류원은 개회로로 치환한다.
b. 로드회로를 가상의 저항값으로 치환하고 회로쪽으로 "바라본", 전체저항, R을 측정한다. 이것이 RTh이다.

참고 자료

http://ko.wikipedia.org/wiki/%ED%85%8C%EB%B8%8C%EB%82%9C%EC%9D%98_%EC%A0%95%EB%A6%AC
http://ko.wikipedia.org/wiki/%EB%85%B8%ED%84%B4%EC%9D%98_%EC%A0%95%EB%A6%AC
web.khu.ac.kr/~khyoo/lecsub/bel2-mpt.hwp
회로이론 Basic Engineering Circuit Analysis 10th Edition, J. David Irwin & R. Mark Lelms, 2012