OPAMP-1

목차

Introduction (실험에 대한 소개)
가. Purpose of this Lab
나. Essential Backgrounds (Required theory) for this Lab

2. Results of this Lab (실험 결과)
가. Inlab 1. Op Amp – Add Circuit
나. Inlab 2. Op Amp –Subtract Circuit

4. Discussion (토론)
가. Check agreement between the hypothesis and the result
나. Data analysis (compare results, reasons of error)

5. Conclusion (결론)
가. Summarize experiment contents & purpose of this Lab
나. Studies from this Lab

6. Reference (참고문헌)

본문내용

1. Introduction (실험에 대한 소개)
가. Purpose of this Lab : 이 실험에서는 OPAMP의 특성을 알아보고 이 특성을 이용하여 입력 전압을 더해주는 가산기(Add Circuit)와 입력 전압을 빼주는 감산기(Subtract Circuit)을 설계하여 확인하여 본다.

나. Essential Backgrounds (Required theory) for this Lab
1) Operational Amplifier(Op-Amp) : 연산 증폭기는 두 개의 입력단자와 한 개의 출력단자를 갖는다. 연산증폭기는 두 입력단자 전압간의 차이를 증폭하는 증폭기이기에 입력 단은 차동 증폭기로 되어있다. 연산증폭기를 사용하여 사칙연산이 가능한 회로 구성을 할 수 있으므로, 연산자의 의미에서 연산증폭기라고 부른다. 연산증폭기를 사용하여서 미분기 및 적분기를 구현할 수 있다. 연산증폭기가 필요로 하는 전원은 기본적으로는 두 개의 전원인 +Vcc 및 -Vcc 가 필요하다. 물론 단일 전원만을 요구하는 연산증폭기 역시 상용화되어 있다. 신호 증폭을 위한 주 증폭기의 종류로는 전압 증폭기와 전류증폭기가 있지만 여기서는 전압증폭기만을 취급한다.

<중 략>

나. Data analysis (compare results, reasons of error)
1) Inlab 1. Op Amp – Add Circuit : 이 회로는 위의 회로도에서 볼 수 있는 것과 같이 Sin 입력을 OPAMP의 (–)단자에 두어 Inverter amplifier add circuit을 설계해 보았다. 또한 입출력 값의 1:1:1 가산을 보기 위하여 회로도에 나와있는 4개의 모든 저항의 값을 동일하게 하여 실험을 진행하였다. 입력의 두 DC값을 각각 1V와 2V로 주었고, Sin 입력으로 1kHz, 2Vpp의 값을 주었다. 따라서 Oscilloscope에서는 입력의 반전이 되는 회로인 Sin파형이 나오면서 이의 평균치는 –(DC값의 합)과 같은 -3.13V를 보였고 거기에 Sin 입력의 Vpp값까지 더하여 음의 값으로 표현한 결과인 -5.12V는 Sin파형의 최소값에서 볼 수 있었다.

참고 자료

03 실험 교안
http://www.datasheetcatalog.net/es/datasheets_pdf/U/A/7/4/UA741.shtml
http://pdf.datasheetcatalog.net/datasheet/SGSThomsonMicroelectronics/mXyywtw.pdf
http://ko.wikipedia.org/wiki/%EC%97%B0%EC%82%B0_%EC%A6%9D%ED%8F%AD%EA%B8%B0
http://cad.knu.ac.kr/micro/opamp/op-detail.html