쉬프트 레지스터와 카운터

목차

1. 실험목표
2. 관련이론
3. 준 비 물
4. IC data sheet
5. 실험 방법(PSpice 시뮬레이션 결과 포함

본문내용

1. 실험목표
- 레지스터(Register)의 용도와 쉬프트(Shift) 레지스터의 입력과 저장 형태에 맞게 설계할 수 있고 이를 응용할 수 있다.
- 쉬프트 카운터, 링(Ring) 카운터와 Johnson 카운터의 특징을 이해하고 D Flip – Flop과 JK Flip – Flop을 이용하여 설계할 수 있다.
- Timing Diagram가 상태천이도(State Transition Diagram)와의 관계를 이해한다.

2. 관련이론
- 레지스터
시프트 레지스터(shift register)는 디지털 회로에서 선형 방식으로 설치된 프로세서 레지스터의 집합이며, 회로가 활성화 되었을 때 데이터를 줄 아래로 이동시키는 것과 같은 방법으로 입출력을 서로 연결하고 있다.

<중 략>

비파괴 판독은 아래에 보이는 설정을 이용하여 얻을 수 있다. 다른 입력 줄이 추가된다 - 읽기(0)/쓰기(1) 제어. 이것이 1(즉, 쓰기)이면 시프트 레지스터는 정상적으로 동작하며, 입력 데이터는 모든 클럭 주기마다 한 칸씩 상승하고, 레지스터의 끝에서 손실된다. 그러나 R/W 제어 신호가 0(즉, 읽기)으로 설정되었으면, 오른쪽 레지스터의 바깥으로 이동하여 출력되는 모든 데이터는 왼쪽의 다음 입력이 되고, 시스템에 저장된다. 그러므로 R/W 제어 신호가 0으로 설정되는 한, 데이터가 시스템으로부터 손실될 수 없다.
이 애니메이션에서, 마지막 4개의 출력 비트는 맨 오른쪽에 보인다. R/W 제어신호가 0으로 설정되었을 때 데이터는 출력되고 레지스터의 입력으로 불러들이지만, R/W가 1이면 데이터는 시프트 바깥으로 나가고 손실된다.

<중 략>

- 쉬프트 레지스터에 1 Bit씩 입력할 수 있는 회로를 스위치로 구성하거나 NE555를 이용하여 구성한다. 레지스터의 입력을 클락에 따라 1 Bit씩 입력되는 회로를 구성한다. 그리고 클락에 따라 1 Bit씩 출력되는 경우와 한 클락에 4 Bit 모두 값을 읽을 수 있는 쉬프트 레지스터를 구성한다. 여기서 NE555 1Hz를 구성하여 클락으로 사용한다. 임의의 4 Bit를 입력하고 출력하는 과정을 측정하여 Timing Diagram과 같이 직렬입력 레지스터 동작 여부를 확인한다.

참고 자료

없음