플립플롭의 기능 발표

목차

1. 실험목적
2. 실험이론
3. 실험

본문내용

(1) RS Latch 와 RS Flip Flop RS Flip Flop= 2개 출력단자 있음. (두 출력 상태= 항상 반대 ) Set (“1” 상태) , Reset(“0”상태) 기능의 2개 단자로 구성. RS Flip Flop = RS latch 회로로 구성됨.여러 종류의 RS latch (enable 첨가, preset, clear 첨가)

<중 략>

(2) D Latch와 D Flip Flop 단일 입력(D:데이터) , 출력 2개.RS Flip-Flop 기본구조로 만들어짐. pulse 지속시간에서 작동하는 Flip Flop을 Latch라고 함.★ pulse transition에서 작동하는 Flip Flop을 register라고 함.

<중 략>

when, 클럭 신호 0 ->1 , 1 -> 0 바뀌는 순간에만 입력 받아들이는 플립플롭. 출력 변화 = 게이트 상호 간 작은 delay 차이를 이용하여 클럭 신호가 바뀔때의 입력만이 출력에 영향을 미치게 되어 있음으로 플립플

참고 자료

없음