연산 증폭기의 특성 결과보고서

목차

1. 요약문
2. 실험내용
3. 실험결과
4. 문제점 및 애로사항
5. 설계프로젝트 진행사항
6. 결론
7. (별지) 측정 Datasheet

본문내용

요약문
<실험 1>
슬루율을 확인하기 위한 실험이였다. 입력에 VPULSE(계단형)를 인가했을 때 출력전압의 최대변화율을 연산 증폭기의 슬루율이라고 한다. 슬루율 단위는 V/us 이고 연산증폭기 내부 각 단의 주파수 응답에 따라 값이 달라진다. 따라서 슬루율이 큰 연산 증폭기는 주파수 대역폭도 넓다. 슬루율 계산은 SR = △VOUT / △t로 계산한다. △VOUT = +VMAX – (- VMAX)이다. 피스파이스 측정 결과와 실제 실험에서 측정한 결과 사다리꼴 모양의 파형이 출력되어 슬루현상을 확인할 수 있었다.

<실험 2>
공통모드 제거비란?
공통 모드 제거비(CMRR : Common-Mode Rejection Ration)는 차동 증폭기(differential amplifier)가 두 입력(+ 및 -)에 공통되는 신호 부를 통과시키지 않고 거부하는 정도를 나타낸다. 높은 값의 CMRR은 높은 전압 오프셋과 작은 전압 요동을 가진 신호나 두 개의 신호의 전압 차이를 포함한 정보에서 중요하게 응용된다. 이상적으로 V+와 V-의 입력을 가지는 차동 증폭기의 출력은
V0 = Ad(V+ - V-)이다.

참고 자료

없음