논리회로실험 예비 6
- 최초 등록일
- 2016.09.24
- 최종 저작일
- 2016.04
- 13페이지/ 한컴오피스
- 가격 1,500원
* 본 문서는 한글 2005 이상 버전에서 작성된 문서입니다.
한글 2002 이하 프로그램에서는 열어볼 수 없으니, 한글 뷰어프로그램(한글 2005 이상)을 설치하신 후 확인해주시기 바랍니다.
목차
1. 실험목적
2. 실험이론
3. 실험 부품
4. 실험 예상
5. 예상 결선도
참고문헌
본문내용
1. 실험목적
- Latch와 Flip-Flop를 이해하고 그 차이점을 확인한다.
- 각 회로를 구현하고 출력을 통해 이론의 회로가 타당한지 확인한다.
2. 실험이론
① Latch(래치)와 Flip-Flop(플립플롭)
래치와 플립플롭은 순차 논리 회로를 구성하는 기본적인 요소이며, 기억소자이다. 표준 IC에서 래치와 플립플롭은 독자적인 논리게이트나 Basic gate의 귀환 루프를 이용하여 귀환 순차 회로로 설계된다. 래치와 플립플롭의 동작은 비슷하나, 클럭의 유무가 이를 나누는 큰 기준이 된다.
플립플롭은 클럭을 입력 받는 동기 기억소자이다. 입력이 주어지면 클럭 신호의 상태에 따라 출력값을 바꾸게 된다. 반면, 래치는 클럭이 존재하지 않으므로 비동기 기억소자이다. Enable의 유무는 상관없으나, Enable이 있을 경우 이에 따라 연속적인 입력을 관찬하고 원할 때 출력을 바꿀 수 있게 된다. 일반적인 래치와 플립플롭에서 Enable이 1인 상태와 클럭이 상승 엣지 트리거인 상태는 동일한 출력을 갖는다.
참고 자료
Digital Design, John F. Warkerly, Pearson, 2008년
http://phyweb.phys.soton.ac.uk/quantum/lectures/b1_3%20Logic%20circuits.pdf
https://vikiwat.com/productfile/2335/userfiles-productimages-9991-integralna-shema-74hc76-ttl-savmestima-dual-j-k-flip-flop-with-preset-and-clear-dip16-0.pdf