이공계기술PT면접(2016하반기)-[405]실리콘 관통전극(TSV)기술
- 최초 등록일
- 2016.09.27
- 최종 저작일
- 2016.09
- 5페이지/
어도비 PDF
- 가격 1,500원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
* 본 문서는 PDF문서형식으로 복사 및 편집이 불가합니다.
소개글
2016 하반기 대기업 PT 면접 중 이공계 기술 PT 면접으로서 과거 기출 문제임과 동시에 계속 출제가 유력한 예상 PT 면접 주제임.
전공분야: 반도체공학, 전자공학, 전기공학, 정보통신공학, 재료 공학, 신소재공학 기타
지원분야: 연구개발 (D램, 시스템 반도체, 무선, 모바일, 디스플레이 등)
지원기업: 삼성전자, SK 하이닉스
목차
Ⅰ. 실리콘 관통전극(TSV) 기술의 개념
Ⅱ. 실리콘 관통전극(TSV) 기술의 필요성
Ⅲ. 실리콘 관통전극(TSV)의 공정 기술
Ⅳ. 업체별 TSV
Ⅴ. 결론(기회와 위협의 요인)
본문내용
(1) D램 『후공정』 (패키징)의 혁신
D램 『후공정』 (패키징)에는 실리콘관통전극(TSV) 기술이 적용되면서 패키징 혁신이 일어날 것으로 보인다. 삼성전자는 14나노 핀펫 기술을 AP에 적용하는 동시에 TSV 패키징을 상용화해 시스템LSI와 메모리 사업간 시너지 효과를 극대화한다는 전략이다. TSV는 D램에 미세한 구멍을 뚫어 애플리케이션 프로세서(AP)와 낸드 플래시를 모두 연결하는 기술이다. 단위 데이터를 전송하는 버스가 넓어지고, 칩간 물리적 거리도 가까워 시스템 속도가 획기적으로 빨라진다. 국내 반도체 업계가 TSV 상영화를 기회로 시스템 반도체 시장에서도 두각을 나타낼 수 있을지 주목된다.
(2) 자체 공정 비율을 높일 것으로 관측
얇게 가공된 웨이퍼틑 TSV 공정 중 쉽게 손상될 수 있다. 웨이퍼 표면의 TR특성이 바뀔 수도 있다. 전공정과 후공정 사이의 유기적 협력이 무엇보다 중요하다.
웨이퍼 한 곳에만 불량이 발생해도 패키지 전체를 폐기해야 하는 엄청난 손실이 발생한다.
참고 자료
없음