기초회로실험(플립플롭의 기능 예비보고서)

목차

1. 실험목적
2. 이론
3. 예비과제

본문내용

RS filip-flop은 2개의 출력단자를 갖고 있으며, 이들 두 출력의 상태는 항상 반대이다. 입력은 출력을 set논리(“1”상태)시키는 기능과 reset논리(“0”상태)시키는 기능을 갖는 2개의 단자로 구성된다, RS flip-flop은 RS latch 회로로 구성하는데, RS latch에서는 입력단자로 출력을 set, reset시키는 기능의 set, reset 단자와 Enable 단자가 추가된 RS latch도 있으며, 경우에 따라서는 preset과 clear 단자가 첨가된 RS latch도 있다.

<중 략>

D latqch와 D flip-flop은 단일입력(D:데이터)을 가고 있지만 출력은 두 개이다. D flip-flop은 RS flip-flop을 기본구조로 하여 만들어진다. Latch와 flip flop은 가장 기본적인 기억소자로, 일반적으로 pulse 지속시간에서 작동하는 flip flop을 latch라 하고, pulse trasition에서 작동하는 flip fl

참고 자료

없음