14장 예비보고서 JFET 바이어스 회로 설계

목차

1. 실험에 관련된 이론
2. 실험회로 및 시뮬레이션 결과
3. 실험방법 및 유의사항
4. 참고문헌

본문내용

실험에 관련된 이론
1. 자기 바이어스된 JFET의 회로
JFET의 가장 일반적인 방법으로 게이트-소스전압 VGS는 n-채널은 (-), p-채널은 (+)이다. 게이트에 공급하는 전압이 없기 때문에 VG=0V이고,저항RG는 바이어스에 영향을 미치지 않고 증폭기 응용시 접지로부터 교류신호를 분리할 때 사용한다. Q점은 ID와 VGS에 결정된 점과 원점을 지나는 바이어스 선과 전달곡선에 교차점을 말한다.

2. 전압분배기 바이어스 JFET 회로
자기 바이어스와 동일한 동작으로 R1과 R2에는 게이트-소스 접합간의 역방향 바이어스를 위해 VDD가 적절하게 분배된다. Q점은 전달특성 곡선으로부터 결정이 가능하다. 첫 번째 점은 ID=0, ID=0일 때 VGS=VG이므로 VGS=VG=(R2/R1+R2)VDD 이고 두 번째 점은 ID, VGS=0이면 ID=VG/RS 이다.

참고 자료

http://cherryopatra.tistory.com/130