동기식 카운터

목차

1. 목적
2. 이론 내용
3. 실험 순서 (주의사항)
4. 실험결과 (표, graph, 사진, 시뮬레이션 결과)
5. 토론 (실험 내용 요약, 결과와 이론 비교)

본문내용

5. 토론 (실험 내용 요약, 결과와 이론 비교)

(1)번 실험은 동기식 count-up 카운터 실험회로임을 확인하는 실험입니다.
16진 카운터 이므로 >16진 카운터 > 보다 작기 때문에 JK f/f이 4개가 필요하며 16일 때 CLR로 초기화 시켜 {0000}이 나오고 17부터 다시 {0001}로 증가 합니다.
하지만 저희가 한 실험에서는 구형발진기를 달지 않았기 때문에 16에서 {0001}로 나옵니다.
이것이 정상인지 확인하기 위해서 CLK을 100kHz에 연결하고 출력의 변화를 보면 16에서 정상적으로 {0000}이 나오는 것을 볼 수 있습니다.
를 0->1로 올렸다 내려주면 초기화가 되고 를 계속 0으로 두면 리셋 상태가 되어 CLK의 입력을 주어도 동작하지 않습니다.
와 은 회로도에 나와 있지 않아도 {1,1}일 때 정상작동 하므로 {1,1}로 연결해줍니다.
클리어(0000)부터 15(1111)까지 순차적으로 1씩 증가하고 16에서는 초기화 되므로 (0000)이 되고 17(0001)부터 다시 1씩 증가한 것을 볼 수 있습니다.

Graph 13-2은 클록펄스() 100[kHz]에 대한 출력파형을 확인하는 그래프입니다.

JK f/f 7476IC은 하강 엣지에서 동작합니다. 외부 트리거는 규칙적이고 신호 폭이 가장 넓은 D가 기준이 됩니다. 외부 트리거를 사용하는 이유는 각 파형의 상대적인 위치를 비교하는데 유용하기 때문입니다.
그래프 A의 출력 파형을 보면 (클록)의 하강 엣지 때 A(출력)가 Toggle(반전) 하는 것을 볼 수 있습니다.
마찬가지로 B의 출력 파형을 보면 A(클록)의 하강 엣지 때 B(출력)가 Toggle(반전) 하는 것을 볼 수 있습니다.
C와 D도 이런 방법으로 하면 Graph 13-2처럼 나오는 것을 확인 할 수 있습니다.

(2)번 실험은 동기식 count-down 카운터 실험회로임을 확인하는 실험입니다. 동기식 카운터이므로 모든 플립플롭들이 동일한 CLK에 의해 동시에 동작합니다.
16진 카운터 이므로 >16진 카운터 > 보다 작기 때문에 JK f/f이 4개가 필요하며 16일 때 CLR로 초기화 시켜 {1111}이 나오고 17부터 다시 {1110}로 감소 합니다.

참고 자료

디지틀 논리회로 실험 홍안의 지음 문운당 p 164~176