기초 전자 회로 실험 45장 플립플롭 예비레포트
- 최초 등록일
- 2016.11.25
- 최종 저작일
- 2008.03
- 7페이지/
한컴오피스
- 가격 2,000원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
목차
없음
본문내용
RS 플립-플롭
:실험 40에서 RS 플립-플롭이라 부르며, 그림 45-1과 같이 표기되는 플립-플롭의 형태를 다루었다. 표 45-1(다음장)은 동작을 요약한 것으로 제어입력 모두가 낮은 값일 때 출력에는 아무 변화도 없으며 바로 전의 상태가 유지된다. 이러한 조건은 아무것도 변화가 없기 때문에 비활성상태로 불린다. R이 낮은 값, S가 높은 값이면 회로는 출력 Q를 높은 상태로 세트시키며, 반대로 R이 높은 값, S가 낮은 값이면 출력 Q는 낮은 값으로 리셋 된다. Q바 출력은 Q 출력의 반대이다. 표45-1의 마지막 항을 보면 R과 S가 동시에 높은 값이다. 이것을 부정조건으로 부르며 역설적인 동작으로 귀착되어 사용하지 않는다. 즉 동시에 플립-플롭을 세트와 리셋을 시키려 한다면 모순인 것이다. 앞으로는 진리표의 * 표현은 부정조건을 의미한다.
NOR 래치
그림 45-2(a)는 NOR래치, 혹은 RS 플립-플롭이다. 표 45-1에 보인 것처럼, 낮은 R과 낮은 S는 비활성상태를 만들며, 이 상태에서 회로는 저장하거나 기억을 한다. 낮은 R과 높은 S는 세트상태를 표현하며, 높은 R과 낮은 S는 리셋상태를 만든다. 마지막으로 R과 S가 높은 값을 때는 부정조건으로, 출력은 명확하지 않다. 즉, NOR 래치를 사용할 경우에는 R=1, S=1의 경우를 피해야 한다.
<중 략>
NAND 래치
그림 45-3은 교차 연결된 NAND 게이트로 구성된 RS 래치이다. NAND 게이트의 반전으로, 비활성과 부정의 조건이 표 45-2에 나타낸 것처럼 바뀌어져 있다. 즉 NAND 래치를 사용할 경우는 동시에 입력을 낮은 값으로 만드는 것을 피해야 한다.
클럭
컴퓨터는 수많은 플립-플롭을 사용한다. 모든 동작을 조화시키기 위해, 클럭이라 부르는 구형파신호가 플립-플롭에 전달된다. 이 신호는 플립-플롭의 동작시간 전에 상태가 변하는 것을 방지한다.그림 45-4(a)는 클럭화한 RS 플립-플롭을 나타내었다.
참고 자료
없음