디지털실험 - 실험 10. 4-Phase clock 발생기 결과

목차

1. 설계 결과
2. 고찰

본문내용

- 이번 실험은 회로만 제대로 연결하고 클럭값만 별 다른 문제없이 주어진다면 결과 값에는 크게 오차가 발생하지 않는 실험이었다. 다만 아쉬운 점이 있다면 급한 마음에 사진을 많이 찍지 못하였고, <실험 3>에서 파형이 제대로 출력되지 않았다는 점이다. <실험 1>과 <실험 2>에서는 4상 클럭(4-phase clock)에 대해 알아보는 실험이었다. 예비보고서를 작성하면서 직접 시뮬레이션을 돌려보고, 시뮬레이션을 분석하는 과정에서 이 실험에 대해 나름대로 이해도가 높다고 생각했었는데 막상 실험을 직접해보니 이해도가 많이 부족하다는 것을 느끼게 되었다. 하지만 실험을 하면서 부족했던 부분에 대해 더 이해할수 있게 되었고, 이 실험이 어떤 원리와 이론에 대해서 이해시키려는 지에 대한 부분도 이해할 수 있는 실험이었다. <실험 1>과 <실험 2>는 QA와 QB의 출력값이 High가 될 때마다 Y0, Y1, Y2, Y3값도 한번 씩 High값을 출력하는 것을 알 수 있다.

참고 자료

없음