VHDL을 이용한 Digital Clock(디지털 클락) 코드 및 보고서입니다.
- 최초 등록일
- 2017.05.23
- 최종 저작일
- 2014.06
- 13페이지/
한컴오피스
- 가격 3,000원
소개글
성균관대학교 논리회로실험 수업에 마지막 프로젝트로 진행한 코드입니다.
VHDL을 이용한 Digital Clock(디지털 클락) 코드 및 보고서입니다.
FPGA키트에 직접 적용한 코드도 함께 보고서 내에 포함되어 있습니다.
기존 디지털 클락 기능 외에 추가로 3개의 스위치를 누름에 따라
디지털 클락 기능 작동, 카운트다운 작동, pause 및 buzzer 작동 3가지 기능이 있고
카운트다운 시 30초마다 버저가 1초간 울리게하는 기능도 추가되어있습니다.
몇가지 추가기능이 있어 도움이 되실 것입니다.
자세한 내용은 보고서 내에 포함되어 있습니다.
코드에 대한 주석처리 또한 잘 해놨습니다.
목차
1. Project Purpose
2. Project Proposal
3. Source Code
4. Pin Code
본문내용
1. Project Purpose
이번 프로젝트의 목적은 7-segment를 이용하여 시, 분, 초를 나타내는 Digital Clock과 분, 초, 1/100초를 이용하여 초시계를 구현한 Digital Countdown과 Additional로서 스위치를 통해 Digital Clock과 Countdown을 선택하고 또 다른 스위치를 누르는 동안 Pause 및 buzzer가 울리는 VHDL 모듈을 설계하고 이를 FPGA키트를 이용하여 구현한다.
2. Project Proposal
1. Digital Clock- 시, 분, 초를 표시하는 디지털 시계- 입력 클럭(4MHZ)를 분주하여 1초 단위로 상승- 12:59:59 다음은 01:00:00가 되도록 12시간제를 적용- Reset 시 12:59:00(초기값)을 가지게 한다.- 나머지는 일반적인 전자시계의 원리와 같다.- 6개의 segment 이용(시, 분, 초 각각 2개)
2. Digital Countdown- 분, 초, 1/100초를 표시하는 카운트 다운- 입력 클럭(4MHZ)를 분주하여 1/100초 단위로 하강- 00:00:00이 되면 stop 하도록 설정- Reset 시 01:30:00(초기값)을 가지게 한다.- 나머지는 일반적인 초시계의 원리와 같다.- 6개의 segment 이용(분, 초, 1/100초 각각 2개)
3. Additional- Push_SW의 3개의 스위치를 이용한다.- Push_SW1을 누를 경우 Digital Clock 작동.- Push_SW2를 누를 경우 Countdown 작동
- Push_SW3을 누르는 동안에는 Pause상태에 걸리며 buzzer가 울린다.
4. Addtional+α- Countdown시 30초 마다 buzzer가 1초간 울리게 한다.- Countdown시 00:00:00이 되어 Stop하면 그 숫자가 깜빡거리게 한다.
참고 자료
없음
