물리실험Ⅱ(이학전자실험) 결과보고서 555 Timer 1 : Monostable Circuit Not gate

목차

1. 실험목적
2. 실험원리
3. 실험기구 및 재료
4. 실험방법
5. 실험 결과
6. 결론

본문내용

● Not gate

Not gate는 논리 회로로, 신호가 입력되었을 때는 입력되지 않았다고 출력된다. 반대로 신호가 입력되지 않으면 입력된 것으로 출력된다.
이번 실험에서 구성한 Not gate 논리 회로는 Schmitt Trigger과 같은데, 바로 Hysteresis 특성을 가지기 때문이다.
Schmitt Trigger는 2개의 논리 상태 중에서 어느 한 상태로 안정되는 회로이므로 쌍안정 멀티 바이브레이터의 변형된 형태라도고 할 수 있다. 이 회로는 입력전압이 어떤 정해진 값 이상으로 높아지면 출력 파형이 상승하고, 어떤 정해진 값 이하로 낮아지면 출력 파형이 하강하는 동작을 한다.
그러므로 구형파가 아닌 입력 파형을 걸어 주면 그 전환 레벨에 해당되는 펄스 폭의 직사각형 파를 얻을 수 있다. 이번 실험에서 트리거 신호는 서서히 변하는 교류 전압이다.
슈미트 트리거 회로는 입력 전압 값에 따라 민감하게 동작하는 회로로서 2개의 서로 다른 트리거 전압 값에서 출력 상태가 변환된다.
Hysteresis란 일정한 상태에서 일정한 값으로 정의되는 전압이 아니라, 이전의 전압 상태 변화에 따라 값이 변하는 전압을 말한다. 입력 전압 Vin에 대해 출력전압 Vout이 결정될 때 입력전압값이 커지면서 결정되는 출력전압값과 입력전압값이 작아지면서 결정되는 출력전압값이 다를 때, 이러한 전압의 특정을 Hysteresis 특성을 가진다고 한다.
즉, Vin이 점점 증가하면 Vout은 low 상태를 유지한다. 그러다 Vin이 어떠한 기준점에 도달하는 순간 Vout은 high 상태가 되고, 이때의 기준점을 UTP라 한다. Vout이 high가 된 이후부터 Vout값은 Vin이 UTP 이상으로 증가하거나 감소하여도 high 상태를 유지한다.
그러다 Vout이 다른 기준값 아래로 떨허지는 순간 low 상태가 되는데, 이 때의 기준값은 LTP라고 한다. 그 후로 Vout값이 low 상태가 된 이후로는 Vin이 LTP이하로 감소하거나, 이상으로 증가하여도 low 상태를 유지한다. 이를 간단히 나타내면 그림5와 같다.

참고 자료

http://elecnt.kongju.ac.kr/Upload_Path/Hiboard/200903/9ACCD1235996047068.pdf
위키피디아, 555 timer, (http://en.wikipedia.org/wiki/555_timer_IC#Monostable)
http://ko.wikipedia.org/wiki/%EB%94%94%EC%A7%80%ED%84%B8_%EC%A0%84%EC%9E%90%EA%B3%B5%ED%95%99
최권희, 『연산증폭기 회로설계 및 응용』, 청문각, 2005년, p309~310