13장 JFET 바이어스 회로 예비레포트

목차

1. 실험에 관련된 이론
2. 실험회로 및 시뮬레이션 결과

본문내용

실험에 관련된 이론
1. 고정 바이어스 회로

<그 림>

FET 디바이스의 DC 바이어스는 원하는 드레인 전류 ID를 제공하기 위해 게이트 - 소스 전압 VGS의 설정을 필요로한다. JFET의 경우 드레인 전류는 포화 전류 IDS에 의해 제한된다. FET는 게이트 전류가 흐르지 않고, 분압기 또는 고정 배터리 전압에 의해 설정된 게이트의 DC 전압이 FET에 의해 영향을받지 않거나 부하되지 않는 높은 입력 임피던스를 갖기 때문에,
고정 DC 바이어스는 배터리 VQG를 사용하여 얻어진다. 이 배터리는 게이트가 소스에 대해 항상 음수이고 저항 RG 및 IG = 0 인 게이트 단자를 통해 전류가 흐르지 않도록합니다. 배터리는 N- 채널 JFET를 바이어 싱하기 위해 전압 VGS를 제공하지만, 결과적인 전류는 배터리 VGG로부터 인출되지 않는다. 저항 RG는 커패시터 C를 통해인가 된 모든 AC 신호가 RG를 통해 발생하도록 허용하기 위해 포함된다.

참고 자료

없음