A+ 디지털 시스템 실험 7-segment <5주차 결과보고서>
- 최초 등록일
- 2017.07.05
- 최종 저작일
- 2016.10
- 15페이지/
한컴오피스
- 가격 1,500원
목차
1. 실험제목
2. 실험목표
3. 실험결과
4. 토의
본문내용
실험제목
7-segment
실험목표
① 4bit binary 를 8bit BCD code 로 변환하는 컨버터를 라인 디코더를 이용해 설계
② BCD 입력을 7-segment로 출력하는 디지털 회로 설계
③ Clock을 이용하여 7-Segment를 순차적으로 표현하는 Controller 구현
④ 구현된 결과물을 HBE-COMBO II-DLD 보드에 업로드하여 검증
⑤ (심화)가산기와 연결하여 계산결과를 표현하는 7-segment 계산기 구현
<중 략>
이번 실험은 7-segment를 설계하고 7-segment를 이용해 절대값 가산기를 설계하고 확인해 보는 실험이었다. [표1]의 Line Decoder를 이용하여 [그림 1]의 Binary-to-BCD Convertor를 구현 할 수 있었다. B0~B3까지 총 4 입력 비트가 Line Decoder로 만든 C1,C2,C3,C4,C5에 각각 그림과 같이 입력이 될 때, Shift and Add-3 방식으로 작동한다.
module Line_Decoder (input [3:0] A,output [3:0] S);
assign S[3] = A[3]|(A[2]&A[1])|(A[2]&A[0]);
assign S[2] = (A[2]&~A[1]&~A[0])|(A[3]&A[0]);
assign S[1] = (A[3]&~A[0])|(~A[2]&A[1])|(A[1]&A[0]);
assign S[0] = (~A[3]&~A[2]&A[0])|(A[3]&~A[0])|(A[2]&~A[0]&A[1]);
endmodule
module Binary_to_BCD(input [3:0] B,output [9:0] P);
wire [11:0] T;
wire [4:0] Net1,Net2,Net3,Net4;
assign P[0] = B[0];
assign Net1[3]=0,Net1[2]=0,Net1[1]=0,Net1[0]=B[3];
Line_Decoder C1 (Net1,T[3:0]);
assign Net2[3]=T[2],Net2[2]=T[1],Net2[1]=T[0],Net2[0]=B[2];
참고 자료
없음
