서울시립대학교-전자전기컴퓨터설계실험2-제07주-Lab06-Post
- 최초 등록일
- 2017.09.04
- 최종 저작일
- 2016.09
- 9페이지/
MS 워드
- 가격 1,500원
목차
I. Expected Results
II. Results
III. Discussion
IV. Conclusion
V. Reference
본문내용
I. Expected Results
4-bit Shift Register
<그 림>
A. Reset switch(rst)를 누르면 output value가 reset되어 0000이 된다. 또한 clk을 넣을 때마다 d의 value가 output의 최상위bit에 들어가고, q[3]~q[1]은 q[2]~q[0]으로 shift된다.
4-bit Shift Register & One Shot Enable
<그 림>
A. Reset switch(rst)를 누르면 output value가 reset되어 0000이 된다. 또한 Input In1을 입력하면 output은 1bit shift되며, 최상위bit에 1이 들어간다. Input In0을 입력하면 output은 1bit shift되며, 최상위bit에 0이 들어간다.
<중 략>
4-bit Shift Register & One Shot Enable
A. Source Code
<그 림>
Reset switch가 눌린 경우, output = 0으로 초기화한다. 그 이외의 경우 output을 1bit shift하며, button switch 2가 눌린 경우에 output 최상위bit에 1을 넣으며, button switch 1이 눌린 경우에 output 최상위bit에 0을 넣는다.
clock은 1Mhz로 매우 빠른 속도로 돌고 있으므로 이에 대한 추가적인 조건을 넣어주지 않으면 사람이 아무리 빠르게 스위치를 누른다고 해도 순식간에 모든 LED에 불이 다 들어오거나, 다 꺼질 것이다. 따라서 cnt라는 flag 변수를 이용하여, button switch 1혹은 button switch 2를 누른 경우 cnt 변수를 1로 올려주며, button switch 에서 손을 뗄 경우 cnt 변수를 0으로 초기화한다. 추가적인 조건으로 button switch를 누르고 있는 경우와 cnt 변수가 0일 경우를 AND하여, 두 조건을 모두 만족할 때만 shift algorithm이 시행되게 하였다. 따라서 button switch를 누르고 있을 때에는 cnt 변수가 1이므로 shift algorithm이 시행되지 않는다.
참고 자료
교안 – Verilog HDL 실습 Lab#04 Combinational Logic Design, Arithmetic Logic and Comparator, 서울시립대학교.
Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.
