전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습3 [결과레포트]

목차

<초록 (Abstract) >

1. Introduction (실험에대한소개)
가. Purpose of this Lab
나. Essential Backgrounds (Required theory) for this Lab

2. Materials & Methods (실험장비및재료와실험방법)
가. 실험을통해구하고자하는데이터와이를획득하기위한실험순서

3. Results of this Lab (실험결과)
가. Results of Lab

4. Discussion (토론)
가. Discussion

5. Conclusion (결론)
가. Summarize experiment contents & purpose of this Lab
나. Studies from this Lab

6. Reference (참고문헌)

본문내용

<초록 (Abstract) >
4bits Ripple Carry Subtractor와 1bit Comparator를 Verilog code로 회로를 설계하고 이를 iMPACT를 이용하여 이론값과 출력값이 일치하는 지 확인한다. 이를 통해 다양한 회로를 Verilog code로 작성하는 방법을 학습한다.

1. Introduction (실험에대한소개)
가. Purpose of this Lab
− 연산회로를 이해하고 학습한다
− 연산회로를 직접 설계하며 구동을 확인한다.
− 반가산기, 전가산기, 4비트 가산기를 설계한다..
− 학습한 내용을 응용하여 감산기를 설계한다.

나. Essential Backgrounds (Required theory) for this Lab
(1.) 연산회로
- 덧셈 : 2진수의 덧셈은 10진수의 덧셈과 방법이 같다.

• 십진수 : 153 + 264
- 곱셈 : 2진수의 곱셈은 10진수의 곱셈과 방법이 같다.
- 나눗셈 : 2진수의 나눗셈은 10진수의 나눗셈과 방법이 같다.

참고 자료

감산기 http://terms.naver.com/entry.nhn?docId=1599284&cid=50371&categoryId=50371
감산기 https://ko.wikipedia.org/wiki/%EA%B0%90%EC%82%B0%EA%B8%B0
전감산기, 4bit감산기 http://www.electronicshub.org/binary-adder-and-subtractor/
Lab_04.ppt