[A+]전전컴실험I_Lab07_Pre_연산증폭기의 응용

목차

1. Introduction (실험에대한소개)
가. Purpose of this Lab
나. Essential Backgrounds (Required theory) for this Lab

2. RreLab
가. PreLab 1.

3. Materials & Methods (실험장비및재료와실험방법)
가. 실험을통해구하고자하는데이터와이를획득하기위한실험순서

4. Reference (참고문헌)

본문내용

Essential backgrounds for this Lab

연산증폭기(OP amp : Operational Amplifier)란 덧셈, 곱셈, 뺄셈, 나눗셈의 수 학적인 연산의 기능을 수행할 수 있도록 만들어진 고 이득 직렬증폭기로, 신 호처리, 컴퓨터, 통신, 신호발생장치 및 측정장치 등 다양한 종류의 전자 회로 에서 중요한 구성 요소(building block)로 사용되고 있다.

연산증폭기의 회로 표현은 아래 그림으로 나타내며, 각 기호의 의미는 다음과 같다.

V+ : 비반전(non inverting) 입력 단자 입력신호와 출력신호가 동일 위상을 갖는다.
V- : 반전(inverting) 입력 단자 입력신호와 출력신호가 반전 위상(1800 위상차)을 갖는다.
Vout: 출력 단자
Vs+: 양의 전원 공급 단자
Vs-: 음의 전원 공급 단자

그림
SEQ 그림 \* ARABIC
1
Circuit symbol for the general-purpose op amp.

Pin numbering is for an 8-pin mini-DIP package.

<중 략>

이상적인 연산증폭기의 전압이득이 무한대이기에, 증폭기 입력단자간의 전압 은 영(zero)이 되며 이는 단락(virtual short)을 의미한다. 그러나, 이 단락현상 을 물리적인 실제적 단락이 아니기에 이를 가상접지(virtual ground)라고 한다. 여기서 접지한 회로가 단락되었음을 가리킨다. 연산증폭기의 입력저항이 무한 대이기에 입력단자로 전류가 유입될 수 없다. 즉 그림1에서 입력저항은 무한 대이면서, 그 양단 전압은 영이 됨을 유의해야 한다. 도입된 가상접지 개념은 연산증폭기를 이용한 회로해석에서 중요한 역할을 한다.

참고 자료

없음