fpga란

*유*

개인 판매자스토어

최초 등록일: 2017.12.01
최종 저작일: 2017.04; 13페이지/ 한컴오피스; 가격 1,000원

다운로드

장바구니

EasyAI가 새로운 문서 초안을 작성해 드립니다.
EasyAI란? 해피캠퍼스의 자료를 바탕으로 새로운 초안을 작성해주는 AI 서비스입니다.

지금 경험해 보기

상세정보
자료후기 (1)
자료문의 (0)
판매자정보

* 본 문서는 한글 2005 이상 버전에서 작성된 문서입니다. 한글 2002 이하 프로그램에서는 열어볼 수 없으니, 한글 뷰어프로그램(한글 2005 이상)을 설치하신 후 확인해주시기 바랍니다.

본문내용

FPGA란?
FPGA (Field Programmable Gate Array) 는 PLD(Programmable Logic Device) 와 프로그램이 가능한 내부선이 포함된 반도체 소자이다. FPGA는 1980년대 초의 CPLD를 모태로 1984년, Xilinx의 공동 창업자인 Ross Freeman 에 의해 처음으로 발명되었다. CPLD와 FPGA의 가장 큰 차이점은 구조적인 차이이다. CPLD는 기본구조를 PAL(Programmable Array Logic)에서 가져왔고, FPGA는 ASIC 의 Gate Array에서 가져왔다. CPLD는 상대적으로 적은 수의 동기 레지스터를 제공하는 곱의 합(SOP) 논리 어레이로 구성된 제한적인 구조이다. 이러한 것은 delay를 더 예측가능하게 하고 또 delay가 비교적 크지 않지만 제한적인 구조로 인해 설계의 유연성은 떨어진다. 반대로 FPGA의 구조는 내부선(interconnection)에 따라 결정되기 때문에 더 설계에 더 유연하다. 즉 현장에서 오류가 생기면 즉시 회로 변경이 가능하다. 또한 사용자의 특성에 맞게 설계 및 제작이 가능한 ASIC(application specific integrated circuit)으로 변환이 가능하다. 또한 FPGA는 개발시간이 짧고 초기 개발비가 적게 드는 장점이 있다. 그러나 FPGA는 속도가 느리며 비교적 복잡한 설계에 적용이 불가능하다. 또한 소비전력이 크고 가격이 비싸다.
FPGA의 개념이 PLD보다 월등하기 때문에, 많은 회사들이 다양한 FPGA를 개발하였다. 그 중 대표적인 것을 정리해 보았다.

논리회로를 구성하는 데 사용되는 기본 셀의 종류는 다양하다. 이는 FPGA를 프로그램하는 원리가 다양하기 때문에 회사마다 기술에 맞는 기본 셀을 만들어 쓰기 때문이다. 각 회사별로 하나의 칩에 들어갈 수 있는 용량을 나타내고는 있지만, 계산방식이 약간씩 다르기 때문에, 용량의 60~70%정도를 사용할 수 있다고 생각하는 것이 좋다.

참고 자료

https://www.slideshare.net/anishgupta94801/ddhdl-fpga-programmingtechinterconnect
위키백과 : http://ko.wikipedia.org/wiki/FPGA
VHDL을 이용한 디지털 시스템. 양진모 박철영 공저
https://www.slideshare.net/ranvirsingh/fpga-knowledge

이 자료와 함께 구매한 자료

디지털 시스템 설계 - UART 설계 1페이지

자료후기(1)

주의사항

환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류	중복자료	저작권 없음	설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우	다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함)	인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우	자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

fpga bcdconverter 20페이지

Lab3.Homework1. encoderVerilog Code / 주석RTL MapSynthesis ReportLUT : 6USEDIOB : 11USEDTest Bench CodeSimulation Result다음과 같은 결과가 나왔다.Discussion. - Ver..
인하대 FPGA 실습 2페이지

#0ns초기 값으로 CLK=1, RESET=0, IN=0 으로 시작한다. CLK=1로 시작했기 때문에 posedge로 인식된 것 같다. RESET=0의 영향으로 모든 D-F/F들의 출력이 리셋 되어 0이 된 것을 확인 할 수 있다. (0000(2) 출력 앞에서부터 Q1..
VHDL를 이용한 FPGA설계 16페이지

작년 말 비트코인 광풍으로 한국은 몸살을 앓았다.학생 직장인 너나 할거 없이 대부분 뛰어들었으며 빨리 시작한 사람들은 돈을 땄겠지만 그렇지 못하고 돈을 잃은 사람도 훨신 많기에 이러한 도박성을 가진 가상화폐의 경각심을 알리기위해 제작하게 되었다.
FPGA [ ROM & RAM ] 10페이지

파형에 대한 토의"0000000001" => seg_decode := "1000000";"0000000010" => seg_decode := "1111001";"0000000100" => seg_decode := "0100100";코드에서 "0000000001"의 의미..
FPGA 카운터 & 상태머신 9페이지

파형에 대한 토의리셋일 ‘1’인 상태이면 s0이 되고 출력이 “000”이 되며 클락이 상승에지일 때 입력x가 ‘1’이면 s1이 되고 출력값은 “001”이 되며 s1인 상태에서 입력x가 0이 되면..파형에 대한 토의리셋값이 0일 때 s0이 되고 입력값에 따라서 이 전의 ..
FPGA구조와 ASIC 설계 방법 실험 레포트 4페이지

ASIC 설계 방법- 예비이론• FPGA & ASIC 정의FPGA(Field ... 대부분의 FPGA는 프로그래밍가능 논리 요소 (FPGA 식으로는 논리 블록이라고도 ... 예비 레포트- 실험날짜 : 2018년 11월 27일- 실험주제 : FPGA구조와
Verilog Basic, FPGA, 시프트 레지스터 카운터 결과레포트 6페이지

Verilog Basic, FPGA시프트 레지스터 카운터결과레포트1. ... 실험 제목1) Verilog Basic, FPGA2) 시프트 레지스터 카운터2 ... FPGA보드 사진1) Ring counter2) Johnson counter4
FPGA [package & function & procedure] 8페이지

1. architecture선언부procedure을 architecture선언부, 즉 architecture와 begin 사이에 선언하였다. min, max, same이 variable로 선언되어야 하므로 variable를 사용하였고 procedure 출력을 if-el..
FPGA보드, verilog를 이용한 piezo 피아노 코드 0페이지

확인하세요.키패드 입력시 piezo에서 음이 나오고 옥타브를 조절할 수 있으며, FPGA보드로
Verilog Basic, FPGA, 시프트 레지스터 카운터 예비레포트 8페이지

Verilog Basic, FPGA시프트 레지스터 카운터예비레포트1. ... 관련 이론1) Verilog Basic, FPGA- Verilog의 구조( ... 실험 제목1) Verilog Basic, FPGA2) 시프트 레지스터 카운터2
FPGA [component & generate & generic ] 5페이지

[실습 과제 : 1bit full adder 를 component로 이용해서 4bit adder를 설계]먼저 이 코드를 완성시키기 위해서는 or게이트와 half-adder(반가산기)를 먼저 설계해서 1bit 전가산기(fulladder)를 완성 시키고 나서 1bit 전가..
VHDL를 이용한 FPGA설계 레포트코드해석본 25페이지

FINAL TERM PROJECTReporting date2018.06.22Major전자공학과Subject디지털시스템설계실습VHDLStudent ID5Professor/ㅓㅏ=교수님Name0INDEX1. 개미의 하루 의 정의 및 설계 ····················..
FPGA 실습 보고서 (Digital Systems Design Using Verilog) 15페이지

FPGA 2주차 실습 보고서실습이론FA(fulladder) : 입력 a,b와
인하대 fpga 5주차 moore, mealy 보고서 16페이지

fpga 5주차 보고서예제1.
verilog + fpga 엘리베이터 구현 코드 (층수, 문 열림닫힘, 화살표 등) 9페이지

"verilog + fpga 엘리베이터 구현 코드 (층수, 문 열림닫힘,
인하대 fpga 2주차 full adder 보고서 5페이지

fulladder코드.module fulladder( //fulladder라는 이름의 module을 생성할것이다.output sum, // module의 output은 각각 sum, c_out이고output c_out,input a,input b,input c_in /..