논리회로설계실험 반가산기 전가산기설계 예비보고서

목차

1. 실험 목표
2. 예비 이론
3. 실험 내용
4. 출처
5. 고찰

본문내용

2. 예비 이론
(1) 반가산기(Half adder)
반가산기(Half adder)는 두 개의 한 자릿수 이진수를 더하는데, 자리 올림이 발생하면 이를 자리올림수 출력(carryout)로 따로 출력하는 방식이다. 즉, 반가산기는 두 개의 비트를 더해서 그 합과 자리올림수를 출력한다. 이러한 반가산기의 한계는 이전 단계에서의 자리올림수를 받아들이지 못하기 때문에 여러 비트의 이진수 덧셈을 위해 반가산기를 단순히 연결하여 사용할 수 없다는 것이다. 일반적으로 산술 연산에서는 여러 자리의 이진수 덧셈이 필요하기 때문에, 이러한 경우 전가산기를 사용한다.

<중 략>

Karnaugh map을 통해 얻어낸 출력에 대한 논리식을 Xilinx 프로그램을 사용하여 동작적 모델링, 자료 흐름 모델링 그리고 구조적 모델링 방식으로 코드를 짜보았다.
동작적 모델링은 입력상태에 대한 출력 결과를 고려한 기술 방법으로 수학적 알고리즘을 사용하여 시스템의 동작을 기술한다. Input X값이 영이고 Input Y 값이 1인 경우와 Input X값이 1이고 Input Y 값이 영인 경우에만 출력 Sum의값이 1을 출력하고 그 외의 경우에는 영을 출력하도록 if와 else를 사용하였다. 또한 Input X값이 1이고 Input Y 값이 1인 경우에만 출력 Carry의 값이 1을 출력하고 그 외의 경우에는 영을 출력하도록 if와 else를 사용하였다.
자료 흐름 모델링은 시스템의 기능을 나타내며 Boolean function과 연산자 같은 수식으로 동작을 기술한다. 따라서 수식 그대로 출력 Carry의 경우 input이 AND게이트로 연결 되어있으므로 Carry <= X and Y로 코딩하였다. Sum의 경우 Sum <= ((not X) and Y) or (X and (not Y))로 나타낼 수도 있으나 이는 XOR 게이트와 같은 연산을 한다. 따라서 XOR 게이트를 사용하여 손쉽게 나타내 보면 Sum <= X xorY로 코딩할 수 있다

참고 자료

두산백과 doopedia ‘전가산기[full adder]’Retrieved march 18, 2017, from
<http://www.doopedia.co.kr/doopedia/master/master.do?_method=view&MAS_IDX=150825001511795>
“02_조합회로+설계+-+반가산기+_+전가산기”, PDF,Retrieved march 19, 2017, from
<http://www.icampus.ac.kr/front/study/DataAction.do?method=view&lmsBdotSeq=2488938&lmsBlbdId=4>