BJT 차동 증폭기 실험결과레포트

목차

1. 실험 목적
2. 실험 소요 장비
3. 이론 개요

4. 실험 순서
1) BJT 차동 증폭기의 DC 바이어스
2) BJT 차동 증폭기의 AC 동작
3) 전류원을 가진 BJT 차동 증폭기의 DC 바이어스
4) 트랜지스터 전류원을 가진 차동증폭기의 AC 동작
5) JFET 차동 증폭기

5. 결론
6. 토의 및 고찰

본문내용

목적
- 차동증폭기 회로에서 DC전압과 AC전압을 계산하고 측정한다.
- 이들 증폭기의 차동이득과 공통모드 이득을 계산한다.

장비
계측기
- 디지털 멀티미터 (Digital Multimeter : DMM)
- 오실로스코프 (Ocsilloscope)
- 함수발생기
- 직류전원

부품
- 저항 : 4.3kΩ, 10kΩ, 20kΩ
- 트랜지스터 : 2N3823 또는 등가 범용 npn 트랜지스터

이론개요
BJT 차동증폭기

차동 증폭기는 플러스(+)와 마이너스(-) 입력단자를 가진 회로이다. 두 입력에 인가된 신호에서 위상이 반대인 신호성분은 크게 증폭되지만 동상(in phase)인 신호성분은 출력에서 상쇄된다. 그림 27-1은 단순 BJT 차동 증폭기 회로로서 (+)입력은 , (-)입력은 , 그리고 위상이 서로 반대인 출력 과 를 가지고 있다. 통상적으로 커패시터를 사용치 않으며, 따라서 입력신호는 DC 결합으로 연결되고, 양의 전원 ()와 음의 전원()가 DC 바이어스를 제공한다. 이 실험에서 두 트랜지스터의 값이 같다고 가정하였을 때 차동 전압이득의 크기는 과 같고, 두 입력에 공통인 신호에 대한 이득(공통모드 이득)의 크기는 다음과 같이 계산된다

FET 차동 증폭기

FET 차동 증폭기에 대한 차동 전압이득의 크기는 다음 식으로 계산할 수 있다.
각 트랜지스터에 대한 값을 비교하여 두 트랜지스터가 잘 매칭되었는지 판정하라. 순서 1(a)에서 계산된 값과 1(b)에서의 측정값을 비교하라.

참고 자료

없음