전전설 실험2 Final Project 다기능 계산기(Verilog Calculator)

소개글

서울시립대학교 전자전기컴퓨터학부의 전전설2 최종프로젝트 계산기 Verilog 레포트 입니다.

원리 위주로 설명을 해놓았으니 보고 이해하기 좋을겁니다.

2017년 작년 자료입니다.

참고로 복붙은 불가능합니다.

목차

1. Introduction (실험에 대한 소개)
A. Purpose of this Lab
B. Essential Backgrounds (Required theory) for this Lab

2. Direction of Project & Algorithm (설계방향과 알고리즘)
A. Direction of Project
B. Design of Algorithm

3. Procedure of Project & Simulation (설계 과정과 시뮬레이션)

4. Final Code & Explanation (최종 코드와 설명)

5. Result of Experiment (실제 실험 결과)

6. Conclusion (결론)
A. Core Part of the Code
B. Adder function
C. Studies from this Lab

본문내용

본인이 작성한 최종 프로젝트, 계산기를 구성하는 데 가장 중요하다고 생각하는 것들을 최종적으로 정리해보았다.

요구조건 1: 10진수의 각 자릿수를 통해 10진수 수를 2진수로 변환할 수 있느냐?
핵심코드 1
reg_Data값을 이용해 Input_Data_1과 Input_Data_2를 입력하는 데 사용하기 위해 reg_Data 10진수 각 자리수를 뜻하는 one, ten, hundred, thousand와 함께 사용하였다.

요구조건2 : 2진수 연산을 수행할 수 있느냐?
핵심코드 2
reg로 선언된 Input_Data_1 과 Input_Data_2를 연산해서 reg 값인 Output_Data를 선언하는데 사용하였다.

요구조건3 : 2진수 숫자를 통해 10진수 각 자릿수를 표현할 수 있느냐?
핵심코드 3
reg로 선언된 2진수 데이터 Input_Data_1, Input_Data_2, Output_Data를 10진수로 LCD판에 나타내기 위해서는 10진수의 각 자리수 숫자가 필요한데, 핵심코드3을 사용하면 2진수에서 10진수의 각 자리수 숫자를 소수점아래 숫자까지도 알 수 있다.
알고리즘 자체가 나눗셈에서 나온 것이므로 연산과정중 나눗셈 연산(Dividend/Divisor)과 나머지를 소수점 아래의 숫자(remainder_1…)를 나타내는 데 쓰인다.

계산기의 추가 기능들을 정리하고자 한다.

추가기능 1 : FND Array활용 – reg_Data 나타내기
reg_Data 실시간 확인가능
Data 입력의 용이성, 편이성 증대

추가기능 2 : LCD 전환 – 추가 소수점 표현하기
필요 Data 확인가능
계산기 정밀성 확인가능

추가기능 3 : LCD 표현 – 뺄셈 음수 표현하기
계산 결과에서 수의 부호 확인가능

추가기능 4 : PIEZO 활용 – 소수점 존재 유무 확인
상황 알림 역할

추가기능 5 : LED 활용 – Div/0 확인,
상황 알림 역할

추가기능 6 : 새로운 연산자 – 거듭제곱
자주 쓰이는 계산 가능

참고 자료

없음