연산증폭기를 이용한 가산기와 감산기

목차

1. 실험목적
2. 실험․실습 관련이론
3. 실험․실습 사용기기 및 재료
4. 참고문헌

본문내용

1. 실험목적
연산증폭기를 이용한 가산기와 감산기의 동작을 설명하는 데에 있다. 연산증폭기는 여러 신호들의 가산이나 감산에 사용될 수 있으며 아날로그 컴퓨터에 가장 많이 사용되는 연산증폭기 응용회로가 가감산 회로이다.

2. 실험․실습 관련이론
2.1 가산증폭기
<그림1>와 같이 3개의 입력신호를 가지는 가산 증폭기를 설계하였다. 이 회로의 동작원리를 알아본다. 반전단자는 가상접지이므로 저항R1, R2, R3를 흐르는 전류는 각각III라 한면, I1=V1/R1, I2=V2/R2, I3=V3/R3이다.
연산증폭기 내부로는 전류가 흐를 수 없으므로 각 저항에 흐르는 전류들의 합I1+I2+I3는 저항Rf를 통해 흘러야 하므로 If=I1+I2+I3이다. 따라서 출력전압Vout은 저항 Rf에 걸리는 전압과 극성이 반대이므로 Vout=-(Rf/R1*V1+Rf/R2*V2+Rf/R3*V3)이다.

참고 자료

구글, ‘가산기증폭기, 감산증폭기’, 2017. 11
전자회로, 생능 출판, 김동식
교재프린트