아주대학교 논리회로실험 실험3 예비보고서
- 최초 등록일
- 2019.02.20
- 최종 저작일
- 2016.12
- 5페이지/ 한컴오피스
- 가격 1,500원
* 본 문서(hwp)가 작성된 한글 프로그램 버전보다 낮은 한글 프로그램에서 열람할 경우 문서가 올바르게 표시되지 않을 수 있습니다.
이 경우에는 최신패치가 되어 있는 2010 이상 버전이나 한글뷰어에서 확인해 주시기 바랍니다.
목차
1. 실험목적
2. 이론
3. 실험 부품
4. 실험 방법 및 결과 예상
5. 참고 문헌
본문내용
1. 실험목적
1) Logic gate 를 이용해서 가산기(adder) 와 감산기 (substractor)를 구성한다.
2) 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조및 동작원리를 이해한다.
2. 이론
가산기 이진수의 덧셈을 하는 논리회로이며, 디지털 회로, 조합회로의 하나이다. 가산기의 종류로는
자리올림수를 고려하는 가산기인 반가산기, 자리올림수(carry)를 고려한 가산기를 전가산기라고 함.
<중 략>
4. 실험 방법 및 결과 예상
1) 반가산기 : 반가산기 회로를 구성하고 모든 입력 조합에 대해 올바른 결과를 확인한다.
2) 전가산기 : 반가산기 2개를 사용하여 전가산기 회로를 구성하고 모든 입력 조합에 대해 올바른 결과를 확 인한다.
3) 반감산기 : 반감산기 회로를 구성하고 모든 입력 조합에 대해 올바른 결과를 확인한다.
4) 전감산기 : 전감산기 회로를 구성하고 모든 입력 조합에 대해 올바른 결과를 확인한다.
참고 자료
Digital electronics : principles and applications. 8th ed.(Roger L. Tokheim)