[제어공학실험]가산기 회로(ADDER)

목차

1. 실험 목적
2. 기본 이론
3. 실험 회로
4. 사용기기 및 재료
5. 실험순서 및 결과

본문내용

1. 실험목적
- 연산증폭기를 이용한 가산기 회로의 출력파형을 확인하고 회로의 동작을 이해한다.

2. 기본이론
- 가산증폭기

<중 략>

- > 위의 그림과 같이 여러개의 입력저항을 동시에 OP-AMP의 (-)단자에 연결하면 가산기가 된다. 이 회로의 출력은 여러개의 입력전압이 합해져서 출력전압은 다음 식과 같이 된다.

<중 략>

4. 사용기기 및 재료
- 2채널 오실로스코프
- 함수발생기
- Power supply DC15V
- 브레드보드
- OP AMP A741 2개
- 저항 10K 3개, 47K 2개

<중 략>

5.14 5.4, 5.5, 5.9 및 5.13의 실험결과와 시뮬레이션의 결과를 종합 비교 검토하시오.
- 이번 실험은 연산증폭기를 이용하여 가산기회로의 입, 출력값을 비교하고 출력파형을 확인해서 회로의 동작을 이해하기위해 진행되었다. 총 3 종류의 회로를 가지고 실험을 진행하였다.
- <회로1> 에서는 전압팔로워를 이용한 반전 가산기 회로이다. 전압팔로워는 저번실험을 통해 입,출력 전압이 같다는 것을 알 수 있고, 그 출력이 가산기 회로의 두 입력 전압중 하나로 들어간다.

참고 자료

없음