증폭개념과 연산증폭기의 이해(결과레포트)-전자공학실험

목차

1. 실험 결과(데이터)
2. 실험 결과 및 토의

본문내용

2. 실험 결과 및 토의
: 이번 실험은 연산증폭기를 이용하여 신호 손실을 줄이기 위해 사용하는 증폭기의 역할을 확인해 보고 실제 출력이 증폭이 되어 나오는지 확인하는 실험이다. 실험에 사용한 연산증폭기 소자는 741 op-amp라는 소자를 사용하였다. op-amp소자는 왼쪽 4개의 단자에 순서대로 아무것도 없는 단자, 반전 단자, 비반전 단자, -15[]단자 이고 오른쪽 4개의 단자는 아무것도 없는 단자, +15[]단자, 출력 단자, 아무것도 없는 단자 의 순으로 되어 있다.
첫 번째 실험은 연산증폭기의 반전 단자를 접지 시키고 비 반전단자에 첨두간 전압 , 주파수 인 전원을 연결하여 출력을 알아보는 실험이다. 실제로 비반전 증폭기에서 출력 전압 는 로서 이론적인 예상 출력 값은 2.45가 출력 전압으로 나와야하지만 기기의 특성상 정확하게 첨두전압을 1를 맞출 수 없었기에 1.04로 맞춘 뒤에 진행하였다. 이때의 출력 예상값은 2.548이다. 이 점을 숙지한 뒤 실험에 진행하였고 첨두간 전압은 , 주파수 1를 사용하여 진행한 결과 입력 는 560, 은 0.01, 출력 는 2.6가 측정 되었다. 오차가 0.05정도 있는 것으로 측정되었다. 또한 위상은 입력과 동상으로 측정 되었따. 이상적인 연산증폭기는 가상단락으로 인하여 입력저항이 이지만 실제로는 그렇게 될 수 없고 오실로스코프 내에도 소자들이 있기 때문에 접지된 단자에서도 전류가 발생함으로 인하여 오차가 발생된 것 같다. 오차를 줄이기 위해서는 오실로스코프 내에 있는 소자들의 저항을 최대한 키우고 연산증폭기의 가상단락 조건에 최대한 가깝게 설계를 하면 오차를 줄일 수 있다. 두 번째 실험은 반전 증폭기 중 차동모드에 관한 실험이었다. 이는 비 반전 단자에 접지를 해놓고 반전 단자에 입력 전압을 인가하는 연산증폭기 회로를 설계한 회로이다. 또한 이는 차동 증폭기라고도 하는데 이는 입력신호의 차성분을 증폭시키는 회로이기 때문이다. 반전 증폭기 이므로 는 이다. 이론적으로는 1.95[]가 나오는 것이 이상적이지만 실제 첨두치 전압을 적용

참고 자료

없음