3주차 예비보고서 저항의 합성 및 KCL/KVL 법칙

목차

1.실험목적
2.실험이론
3.기기 및 부품
4.실험과정 및 예상되는 결과

본문내용

1. 실험목적
:DC power supply와 Multi-meter를 이용하여 저항회로를 구성한다. 저항에 대한 전류와 전압을 측정하여 저항의 합성과 전압 전류의 분배 법칙 등을 확인하고, Kirchhoff's law 중에서 전압법칙과 전류법칙이 성립하는지 실험을 통하여 확인한다.

2.실험이론
저항의 합성
저항은 회로에서 전압을 맞추거나 발진 등에서 공명주파수를 맞추기 위해서 사용한다. 저항을 때에 따라서 여러 개 연결하여 사용하게 되는데, 연결된 전체 저항값을 합성저항이라 한다. 직렬일 경우는 각각의 저항값을 더한 값이 전체 저항이 되고, 병렬일 경우는 각 저항의 역수를 합한 것이 전체 저항값의 역수가 된다.
합성저항값 1개의 저항은 따라서 여러 개의 저항의 연결과 등가회로(같은 역할을 하는 회로)가 된다. 직렬로 저항 R₁과 R₂를 연결했을 경우, 전체 전압 V는 전압강하에 의해 각각 저항에 걸리는 전압(V₁, V₂)의 합이 된다. 류(I)는 같으므로 합성저항 R은 다음식과 같이 옴의 법칙(V = I R)을 사용해서 구할 수 있다.
V =V₁ + V₂= I R₁ + I R₂ = I (R₁ + R₂) = I R, R =R₁ + R₂
병렬로 저항 R₁과 R₂를 연결했을 경우는 전압(V)은 전기적 위치에너지 차이므로 두 저항에 대해 서로 같고, 전류는 나뉘어서 흐르므로 키르히호프의 법칙에 의해 전체 전류(I)는 각각의 전류(I₁, I₂)의 합이 된다.
I = V/R = I₁ + I₂ = V/ R₁+ V/R₂,1/R = 1/R₁ + 1/R₂

Kirchhoff's law
①제1법칙: 접합점법칙 또는 전류법칙이라고 한다. 회로 내의 어느 점을 취해도 그곳에 흘러들어오거나(+) 흘러나가는(-) 전류를 음양의 부호를 붙여 구별하면, 들어오고 나가는 전류의 총계는 0이 된다.

참고 자료

없음