전자회로실험1 예비보고서 선형 연산 증폭기

목차

1. 실험에 관련된 이론
2. 실험회로 및 시뮬레이션 결과
3. 참고문헌
4. 별지) 측정 Datasheet

본문내용

1. 연산 증폭기
연산 증폭기의 기본회로는 반전증폭기와 비반전증폭기이다. 비반전증폭기에서는 입력전압과 출력전압의 위상차이가 0이고, 반전증폭기에서는 입력전압과 출력전압의 위상 차이는 180°가 된다.

2. 반전 증폭기
증폭기 기호인 삼각형 내에 있는 무한대 기호는 이상 적인 연산 증폭기임을 표시한다. 가상접지에 의해 증폭기 입력단자의 전압은 영이고, 또한 연산증폭기의 입력저항이 무한대이기에 연산증폭기의 입력단자로 전류가 들어 갈 수 없다. 이를 감안하여 신호전압과 출력 전압간의 비인전압증폭도를 구하면 식(1)이 된다.
연산증폭기가 이상적인 증폭기이면, 신호전압의 형태나 주파수에 무관하게 식 (1)이 성립된다. 즉 증폭도는 단순히 두 개이 저항비만에 의해서 결정된다. 식 (1)의 앞에 나타난 음의 부호는 신호전압 Vs 와 출력전압 Vo 간의 위상차가 180°임을 가리킨다. 즉 반전되었음을 나타낸다.

참고 자료

http://web.yonsei.ac.kr/hgjung/Lectures/ENE301/9%20%EC%97%B0%EC%82%B0%20%EC%A6%9D%ED%8F%AD%EA%B8%B0.pdf
https://kkhipp.tistory.com/77