9주차 결과보고서 AC입력에 대한 RLC회로의 PHASOR 해석
- 최초 등록일
- 2019.11.19
- 최종 저작일
- 2018.09
- 6페이지/
한컴오피스
- 가격 2,000원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
* 본 문서(hwp)가 작성된 한글 프로그램 버전보다 낮은 한글 프로그램에서 열람할 경우 문서가 올바르게 표시되지 않을 수 있습니다.
이 경우에는 최신패치가 되어 있는 2010 이상 버전이나 한글뷰어에서 확인해 주시기 바랍니다.
소개글
"9주차 결과보고서 AC입력에 대한 RLC회로의 PHASOR 해석"에 대한 내용입니다.
목차
1. 실험과정 및 실험결과
1) KVL 법칙
2) KCL 법칙
2. 실험결과 분석
1) KVL 법칙
2) KCL 법칙
3. 실험 결론
본문내용
일자로 연결된 소자들을 하나씩 빼서 입력전압의 ground에 연결된 곳에 소자의 한 쪽 단이 연결되도록 하여 오실로스코프로 양단을 측정하면 각 소자에 걸리는 전압을 측정할 수 있다. 그렇지 않으면 다른 값이 나타나는 것을 확인할 수 있었다. 위상차를 측정하기 위해서는 오실로스코프의 CH1에는 입력전압을 연결하고 CH2에는 소자를 연결하여 CURSORS버튼을 이용하여 입력전압에 대하여 앞서는지 뒤처지는 지를 확인한 뒤에 0을 지나는 양 지점의 시간차를 측정하여 위상차를 계산할 수 있다. 위상차는 시간차를 주기로 나누고 360을 곱하면 위상차를 구할 수 있다. 이론과 측정값의 오차는 다음과 같다.
<중 략>
4.2 KCL 법칙
그림과 같이 인덕터와 커패시터 그리고 저항을 병렬로 연결하여 각 저항에 걸리는 전압을 측정하고 저항의 크기로 나누어 흐르는 전류의 값을 구해본다. 이때 위쪽의 저항에 흐르는 전류의 크기가 각 저항에 흐르는 전류의 크기와 같은지 확인해 본다. 각 저항에 걸리는 전압의 크기와 위상은 다음과 같다.
주파수가 커질수록 위상차가 변하고 각 저항에 걸리는 전압 또한 변하는 것을 확인할 수 있다. 그러나 위쪽의 저항에 걸리는 전압은 위상이 변하지 않는 것을 보아 저항은 위상의 변화를 일으키지 않는 것을 확인할 수 있다.
참고 자료
없음