CMOS 연산 증폭기 결과보고서

소개글

전자회로 실험 결과보고서 입니다.
1) A+ 받은 자료로서, 직접 실험하고 분석한 내용입니다.
2) 전공 교과서와 실험책을 토대로 한 이론적인 내용에 대한 설명이 있습니다.
3) 직접 실험을 통해 얻은 실험값을 모두 분석하였습니다.
4) PSPICE 시뮬레이션 회로와 결과값을 함께 분석하였습니다.
5) 직접 실험과 PSPICE 시뮬레이션 실험 간의 차이점을 비교분석하였습니다.
6) 실험 결과값을 통해 이론적인 질문에 대한 답을하고 정리하였습니다.
7) 보고서에는 모든 실험에 대한 사진이 첨부되어 있습니다.

목차

1. 실험목적
2. 기초이론
3. 실험부품 및 장비
4. 실험방법
5. Pspice 시뮬레이션 (시뮬레이션 회로, 결과 분석)
6. 실험결과 및 분석
7. 토의 및 질문

본문내용

1. 실험 목적
1. 기본 2단 CMOS 증폭기 구조에 대한 내부 구조를 이해한다.
2. 비교적 많은 수의 CMOS 소자를 이용한 보다 큰 시스템 응용에 대해 알아본다.

2. 기초 이론
 2단 구성 회로
그림 18-1에 전형적인 2단 CMOS 연산 증폭기 구성을 나타냈다. 이 회로는 두 개의 전력 공급기를 사용하고 있다.

<중 략>

7. 토의 및 질문
1. 옵셋 전압은 크게 두 가지가 있는데, 각각의 원인은 무엇인가?
- 옵셋 전압이란 0V 입력에 대하여 출력이 0V로 되지 않는데 여기에 남아 있는 전압을 옵셋이라고 하고, 출력 전압을 0V로 보정하기 위해 입력단에 가하는 전압을 옵셋 전압이라고 한다.
- 임의 옵셋 전압은 소자 부정합에 의해 발생하는데 소자 부정합은 임의적이므로 임의 옵셋 전압이라고 부른다. 이론적으로 같은 소자를 대칭적으로 사용하여 같은 입력 전압을 가했을 때 출력 전압이 0V가 되어야 하지만 실험적으로는 소자값의 차이에 의해 전압 차이가 발생한다.

참고 자료

없음