[제어공학실험] 가산기회로

목차

1. 실험목적
2. 기본이론
3. 실험회로
4. 사용기기 및 재료
5. 실험순서 및 결과

본문내용

실험목적
: 연산증폭기를 이용한 2입력 가산기 회로의 동작을 이해한다.

관련이론
1. 가산기 회로
가산기 회로는 2개 이상의 신호전압을 대수합 또는 차를 얻는 회로로 공업계측 기술이나 제어회로에 많이 이용된다. 가령 프로세서 공업계기의 신호가 4~20[mA]이나 이것을 수신하여 0~10[V]의 신호로 변환시키고자 할 경우가 있다. 4~20[mA]의 신호를 250[]의 저항에 흘리면 전압강하로서 1~5[V]의 신호전압을 얻을 수 있으며, 이 전압에서 1[V]의 전압을 감산하면 0~4[V]가 된다. 다시 이 전압을 2.5배로 증폭하면 0~10[V]의 신호전압을 얻을 수 있을 경우 가산기 회로의 응용을 생각할 수가 있다. 가산 및 감산할 진호전압의 양은 몇 개가 있더라도 전부 저항을 통하여 병렬로 연결하면 되며, 입력 신호전압의 기준점은 회로에 의해 공통으로 접지점이 구성되어야 한다.

2. 비반전 증폭기
그림 2.2는 비반전 증폭회로를 나타낸 것이다. 회로에서 R2에 흐르는 전류를, i2 R1에 흐르는 전류를 i1이라 했을 때, 이며, 이것은 OP-AMP의 내부 임피던스가 매우 크기 때문이다.
S점의 전위는 Vin-Vs 이고, OP-AMP의 전압이득을 라 하면, 이고 의 증폭률이 무한대 이므로, 이다.

3. 반전증폭기
그림 2.3는 반전 증폭회로를 나타낸 것이다. 회로에서 R2에 흐르는 전류를, i2 R1에 흐르는 전류를 i1이라 했을 때, 이며, 이것은 OP-AMP의 내부 임피던스가 매우 크기 때문이다.

5.4의 회로는 전압폴로워와 반전가산기를 연결한 것이다. 따라서 V1과 V2의 전압이 동일하기 때문에, 예상되는 출력 Vo는 –V1이 된다. V1에 1가 인가 되었으므로, Vo는 -1가 될 것이다. 여기서 V1의 주파수를 1[Hz]~10[kHz]까지 변화를 주어 실험하였을 때, 실험결과(오실로스코프)와 Pspice 시뮬레이션의 결과 모두 -1로 동일하였다.

참고 자료

없음