서강대학교 기초전자공학실험 - 실험 9. 브리지 회로 예비 보고서
- 최초 등록일
- 2020.04.20
- 최종 저작일
- 2017.04
- 8페이지/
한컴오피스
- 가격 1,000원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
목차
1. 실험제목
2. PSpice 시뮬레이션 결과
3. 토의
본문내용
3. 토의
전원이 6V 직류전원인 경우가 될 때 ( 양단의 전위차) = 0이 됨을 알 수 있다.
전원이 P-P 12V, 1kHz 교류전원인 경우에도 마찬가지로 가 될 때 node C와 D 사이의 전압이 같아짐을 알 수 있다. 실험에서는 이를 역으로 이용하여 양단, node C와 D 사이의 전위차가 0이 될 때의 가변저항 값을 읽어 미지의 저항 의 값을 측정한다.
3. 토의
그림 10-3 회로의 시뮬레이션 결과에서 나타나듯 부하저항 이 전지의 내부저항 과 같을 때 부하에 최대의 전력이 전달됨을 알 수 있다. 이때 과 양단의 전압은 같게 된다. 이는 그림 10-4 회로의 시뮬레이션에서도 확인할 수 있다. 실제 전지에서는 내부저항이 매우 작아 이를 무시할 수 있지만 테브난 등가회로에서 전력을 최대로 전달하기 위한 부하의 저항을 결정할 때 위의 실험결과를 활용할 수 있다.
3. 토의
위의 시뮬레이션 결과에서 어떤 복잡한 회로라도 특정 부하에 대해 나머지 회로를 독립 전압원과 저항이 직렬 연결된 테브난 등가회로나 독립 전류원과 저항이 병렬 연결된 노턴 등가회로로 대체할 수 있음을 확인했다. 실험에서의 측정치를 이론치 및 PSpice 시뮬레이션 결과와 비교해 보도록 하겠다.
3. 토의
설계 a의 회로에서 의 값이 최대가 되어 저항측정 범위가 가장 커질 수 있도록 회로를 설계했다. 가변저항 가 5kΩ인 경우 를 통해 전류가 흐르지 않으려면 는 22.727kΩ의 값을 가져야 한다.
설계 b 회로의 부하 에 대한 테브난 등가회로 역시 PSpice 시뮬레이션을 통해 확인했다.
참고 자료
없음