디지털 논리회로 8장 연습문제 해답

목차

없음

본문내용

5개의 플립-플롭들에 의한 전체 전파지연시간은 5×10ns = 50ns가 된다. 그리고 다음 입력 펄스에 의한 상태 변화는 10ns 후에 발생하므로, 출력값을 확인할 여유 시간으로 20ns를 허용하려면 20ns-10ns = 10ns가 더 필요하게 된다. 결과적으로, 입력 신호에 허용되는 최단 주기는 50ns+10ns = 60ns가 된다.

(1) 8-비트 리플 카운터: 8×15ns=120ns
(2) 8-비트 동기식 카운터: 15ns

- 1010 경우 : 1010 → 1011 → 0100 → 0101 이므로, 2번만에 정상적인 상태 시퀀스로 진입
- 1011 경우 : 1011 → 0100 → 0101 이므로, 1번만에 정상적인 상태 시퀀스로 진입
- 1100 경우 : 1100 → 1101 → 0110 → 0111 이므로, 2번만에 정상적인 상태 시퀀스로 진입
- 1101 경우 : 1101 → 0110 → 0111 이므로, 1번만에 정상적인 상태 시퀀스로 진입
- 1110 경우 : 1110 → 1111 → 0000 → 0001 이므로, 2번만에 정상적인 상태 시퀀스로 진입
- 1111 경우 : 1111 → 0000 → 0001 이므로, 1번만에 정상적인 상태 시퀀스로 진입

0001 1001 1001 → 0010 0000 0000 이 되므로, 모두 6개의 플립-플롭들의 상태들이 변화된다.

참고 자료

없음