전자회로실험 결과보고서1
- 최초 등록일
- 2020.06.09
- 최종 저작일
- 2018.03
- 10페이지/ 한컴오피스
- 가격 1,000원
* 본 문서(hwp)가 작성된 한글 프로그램 버전보다 낮은 한글 프로그램에서 열람할 경우 문서가 올바르게 표시되지 않을 수 있습니다.
이 경우에는 최신패치가 되어 있는 2010 이상 버전이나 한글뷰어에서 확인해 주시기 바랍니다.
목차
1. 실험 결과
1) 반전 연산 증폭기
2) 비반전 연산 증폭기
2. Simulation 값과 실험 결과 값 비교
1) 반전 연산 증폭기
2) 비반전 연산 증폭기
3. 교재의 질문에 대한 답
1) 질문: 반전 연산 증폭기 표를 완성하라
2) 질문: 비반전 연산 증폭기 표를 완성하라
3) 연산 증폭기의 왜곡현상은 입력 VCC에 의한 증폭제한밖에 없는가?
4. 실험 결과 분석
본문내용
실험1에서는 simulation값, 이론값, 실험 결과 값들이 대체로 비슷하게 나왔다. Phase의 경우 가장 큰 오차가 1.4일 정도로 180에 근접하는 것을 확인할 수 있었다. 이때 phase가 캡처한 화면에서는 멈춰있지만 실제 오실로스코프에서는 180근처에서 빠르게 값이 변하는 것을 볼 때 phase의 오차값은 큰 의미가 없다고 생각되었다. 전압이득의 오차는 2일 때를 제외하고는 모두 simulation값과 2.5% 미만의 오차를 가진다고 계산되었다. 전압이득이 가장 클 때 오차도 가장 큰 것을 보아 전압이득이 오차에 어느정도 영향을 미친다고 생각했다. 나머지 작은 오차들은 회로도에 표시된 저항값이 실제 저항값과 다르기 때문에 오차가 생긴 것이라 판단된다.
<중 략>
3) 연산 증폭기의 왜곡현상은 입력 VCC에 의한 증폭제한밖에 없는가?
답: 이번 실험에서 우리는 연산 증폭기에서의 증폭제한에 대하여 알 수 있었다. 실험에서 확인한 것과 같이 VCC에 의한 왜곡이며 그 외에도 slew rate에 의한 왜곡이 있다. 이론적으로 입력 전압의 펄스와 출력 전압의 펄스는 일치하지만 실제로는 출력 전압이 최대 전압에 도달하기까지 시간이 지연된다. 전압이 최대 전압에 도달하는 시간이 짧을수록 slew rate에 의한 왜곡이 커진다.
참고 자료
없음