FET특성 및 증폭기 예비보고서

목차

1. 실험 목적
2. 기초 이론
3. 실험 예비 보고
4. 실험기자재 및 부품
5. 실험 방법 및 순서

본문내용

1. 실험 목적
본 실험을 통해 이론을 통해 배웠던 특성곡선에 대해 확인한다.
이론을 통해 배웠던 FET증폭회로에 대해 확인한다.

2. 기초 이론
2.1 전기장 효과 트랜지스터(FET: field effect transistor)
: 단극 트랜지스터 또는 FET라고도 한다. 원리는 반도체의 소스(source)에서 집전극의 드레인(drain)에 흐르는 전자류(電子流)를 게이트(gate)에 가한 전압에 의한 전기장으로 제어하는 것이다. 즉, 채널의 저항을 변화시켜 다수 캐리어의 흐름을 제어하는 것이다. FET는 접합형과 절연 게이트형(MOS형)이 있고, 다시 각각 n채널형과 p채널형으로 나눈다. 전극명은 드레인(D:drain), 소스(S:source) 및 게이트(G:gate)로 3단자이다.

2.2 접합형 FET에 흐르는 전류
가 작을 때 는 이 비례하나, 가 어느값 이상 커지면 는 에 그다지 영향을 받지 않고 포화되어 에 의해 크게 변화한다.

2.3 FET 내부에서의 전자 움직임
① 공핍층(depletion layer) : pn접합면에는 역전압이 가해져 있으므로 접합면 가까이의 자유 전자가 없는 영역.
② 채널(channel) : n형 반도체 내에서 공핍층을 제외한 영역은 VDS에 의해 자유 전자가 이동하는 영역.
③ VGS를 가할 경우 : VGS=0[V]일 때는 공핍층은 VDS에 의한 것이었지만, VGS를 증가시키면 그 전압이 역방향 전압이므로, VGS=0[V}일 때보다 공핍층이 넓어져 같은 VDS일지라도 ID는 작아진다.

2.4 JFET의 구조
아래 첫 번째 그림은 JFET의 구조를 나타낸 것이며, (a)는 N‐채널 JFET이고 (b)는 P‐채널 JFET이다. 두 번째 그림은 JFET의 전기적 심벌이다.

2.5 JFET의 동작원리 및 출력특성JFET에는 gate, source, drain의 3단자가 있으며, 각 단자의 역할을 수도관에 비교하여 설명하면 , 먼저 source는 spigot으로부터 물을 공급하는 역할, gate는 입력신호를 받아 물의 흐름을 조절하는 역할을 하며, drain은 물의 흐름을 받아들이는 역할을 한다.

참고 자료

없음