연세대학교 전기전자공학부 20-1학기 기초디지털실험 final project 보고서
- 최초 등록일
- 2020.08.18
- 최종 저작일
- 2020.06
- 25페이지/
한컴오피스
- 가격 10,000원
* 본 문서(hwp)가 작성된 한글 프로그램 버전보다 낮은 한글 프로그램에서 열람할 경우 문서가 올바르게 표시되지 않을 수 있습니다.
이 경우에는 최신패치가 되어 있는 2010 이상 버전이나 한글뷰어에서 확인해 주시기 바랍니다.
소개글
최종 성적 A+이고, 이 보고서 성적은 290/300입니다. 감점 원인은 파일 맨 뒤에 적어 두었습니다.
19년도의 기초디지털실험 project와 달리 20-1학기에는 AXI와 AHB를 사용하지 않고 block memory generator만을 이용하여 설계하였습니다. 실험은 깔끔하게 성공하였으며, 보고서 내용에는 디자인 아이디어에 대한 설명과 이에 쓰인 코드와 주석, 그리고 디자인의 분석까지 자세하게 적혀 있습니다.
목차
1. Logic
1.1. Arithmetic Operation
1.2. Operation of 2D Convolution, ReLU function, and Max-Pooling
1.3. Finite State Machine (FSM)
2. Design
3. Simulation Result
4. Discussion
4.1. Strength
4.2. Weakness
본문내용
Abstract
This report introduces the logic, design, and discussion about the final project. The final project is to implement the operation of convolutional nueral network (CNN). The logic for implementing the design is introduced first and the specific design with Verilog code appears with the comments. Lastly the strength and weakness of our design are analyzed at the discussion part.
1. Logic
The objective of the project is to implement the operation of CNN. The CNN consists of two layers: One is a 2D convolution layer and the other is a max pooling layer.
<중 략>
1.1. Arithmetic Operation
The size of one pixel of input data and weight is 8 bits. The input data has 1 sign bit, 5 integer bits, and 2 fraction bits. The weight has 1 sign bit and 7 fraction bits. In order to match the fractional points of two data for multiplication, each 8-bit input becomes 16-bit information, which consists of 1-bit of sign bit, 8-bit of integer bit, and 7-bit of fraction bit.
참고 자료
Randy H. Katz · Gaetano Borriello, Contemporary Logic Design (2nd ed.), Pearson, Ch 7.
Block Memory Generator v8.3 LogiCORE IP Product Guide, XILINX, 2017
