2019년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 예비6 위상 제어 루프(PLL)

소개글

"2019년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 예비6_위상 제어 루프(PLL)"에 대한 내용입니다.

목차

1. 실습 목적
2. 실습 준비물
3. 설계실습 계획서

본문내용

1.실습 목적
위상 제어 루프 회로의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 동기화(Phase Locking) 원리를 이해한다.

2.실습 준비물
부품
저항 100Ω, 1/2W, 5% 3개
저항 1kΩ, 1/2W, 5% 2개
저항 5.1kΩ, 1/2W, 5% 1개
저항 10kΩ, 1/2W, 5% 2개
저항 20kΩ, 1/2W, 5% 3개

<중 략>

3.설계실습 계획서
3.1 위상제어루프의 용도
이론부의 위상 제어 루프를 이해하여 요약, 설명하고 실제 사용되는 분야에 대해서 서술한다.
전압제어 발진기의 출력 위상을 입력 신호의 위상과 비교하여 두 입력의 위상 차이를 가지고 전압제어 발진기를 제어하는 피드백 시스템으로, 출력 신호의 위상을 입력 신호의 위상에 고정하게 되면 출력 주파수는 입력 신호의 주파수 고정되게 된다.
9-1) 위상 고정(Phase Locking)
입력과 출력의 위상차이, 즉 위상 검출기의 출력이 일정하게 고정된 상태를 말한다. 이는 입출력 주파수가 같아졌음을 의미한다.

참고 자료

없음