중앙대 전기회로설계실습 4.Thevenin등가회로설계 결과보고서

소개글

"중앙대 전기회로설계실습 설계실습4 결과보고서"에 대한 내용입니다.

목차

1. 서론
2. 설계실습 결과
3. 결론

본문내용

요약: 브리지회로를 구성하여 에 걸리는 전압을 측정하고 전류를 계산하였을 때 0.3257V, 0.987mA로, 오차율은 각각 –0.22%, -0.3%로 나왔다. 을 제거하고 그 자리에 DMM을 연결하여 측정한 전압은 1.4041V로 측정되었다. DC Power Supply를 제거하고 그 자리를 전선으로 연결한 후 DMM으로 측정한 저항은 1.1372kΩ, 오차율은 –4.04%가 나왔다. 고정저항 자체에 있는 오차와 DMM의 내부저항, 실험 장비의 정밀도 등으로 오차가 발생하였다.

사용계측기: DC Power Supply, Digital Multimeter

1. 서론
이 실험을 통해 테브냉(Thevenin)의 정리를 이해하고 이를 이용하여 등가회로(equivalent circuit)를 설계하는 방법을 익힐 수 있다. KVL 및 KCL을 이용하는 복잡한 계산 과정을 되풀이하지 않고 회로망과 동일하게 작동하는, 전압원 한 개와 저항 한 개로 연결된 Thevenin 등가회로를 통해 부하에 걸리는 전압과 전류를 쉽게 계산할 수 있다는 점을 이해할 수 있다.

참고 자료

없음