중앙대학교 전자전기공학부 2학년 2학기 전기회로설계실습_10. RLC 회로의 과도응답 및 정상상태응답_예비보고서_A+보고서
- 최초 등록일
- 2020.09.10
- 최종 저작일
- 2017.09
- 8페이지/ MS 워드
- 가격 1,000원
소개글
중앙대학교 전자전기공학부
2학년 2학기 전기회로설계실습
10. RLC 회로의 과도응답 및 정상상태응답 예비보고서
A+ 보고서입니다.
목차
1. 실습 목적
2. 실습 준비물
3. 설계실습 계획서
본문내용
1. 목표
저항, 인덕터, 커패시터로 구성된 회로의 과도응답 및 정상상태응답을 이해하고 실험으로 확인한다.
2. 준비물
DMM 1대
Oscilloscope
Function Generator : 최고 주파수가 적어도 6MHz 이상
탄소저항 : 10Ω, 5%, 1/2W 1개
500Ω, 5% 1/2W 1개
가변저항 : 5kΩ 2W single turn
커패시터 : 10nF
인덕터 : 10mH 5% 1개
점퍼선 : 10cm 5개
3. 설계실습 계획서
3.1 RLC 직렬회로에서 R = 500Ω, L = 10 mH, C = 0.01 μF인 경우 를ω_0,ω_d를계산하라.
ω_0= 1/√LC=1/√(10*10^(-3)*0.01*10^(-6) )=1/√(10^(-10) )=10^5 Hz
α=R/2L=500/(2*10*10^(-3) )=25000HZ
ω_d=√(〖ω_0〗^2-α^2 )=√(10^10-625*10^6 )=10^3 √(10^4-625)=96824.6Hz
3.2 위의 회로에서 입력이 사각파( 0 to 1 V, 1kHz, duty cycle = 50%)인 경우 입력을 기준으로 R, L, C에 걸리는 전압파형을 예측하여 스케치하라.
- w_0>α이므로 Underdamped response이다. Pspice로 R,L,C에 걸리는 전압파형을 예측한 결과는 다음과 같다.
3.3 위의 회로에서 R = 4kΩ이며 입력이 사각파 (0 to 1 V, 1kHz, duty cycle = 50%)인 경우 입력을 기준으로 R, L, C에 걸리는 전압파형을 예측하여 스케치하라.
- 감쇠응답 α=R/2L=(4×〖10〗^3)/(2×10×〖10〗^(-3) )=200000이고, w_(0<) α이므로 Overdamped Response이다. Pspice로 R,L,C에 걸리는 전압파형을 예측한 결과 다음과 같다
참고 자료
없음