2주차-실험13 예비 - CMOS-TTL interface

소개글

"2주차-실험13 예비 - CMOS-TTL interface"에 대한 내용입니다.

목차

1. 실험제목

2. 실험목적

3. 실험준비물

4. 예비과제

5. 실험
(1) <그림 13.4>의 회로를 구성하고, VDD(핀 14번)를 +10[V]로 연결하고, 입력 값에 따른 출력을 살펴보고, 또한 +5[V]로 연결하여 살펴보아라.
(2) <그림 13.5>의 회로를 구성하고, 실험 1과 같이 전압을 인가하여 각각의 진리표를 작성하라.
(3) <그림 13.6>의 회로를 구성하여 VDD(핀 14)에 +5[V]를 연결하고, VSS(핀 7)은 접지 시킨 후 전압 Vout을 측정하라. (R=1[kΩ], 2.2[kΩ], 4.7[kΩ], 10[kΩ], 470[kΩ])
(4) <그림 13.7>의 회로를 구성하여 VDD에 +5[V]를 연결하고 VSS는 접지 시킨후 핀 3의 전압 Vout을 측정하라. (R=1[kΩ], 2.2[kΩ], 4.7[kΩ], 10[kΩ], 470[kΩ])

본문내용

실험제목 : CMOS-TTL interface

실험목적 : (1) CMOS의 동작을 이해한다.
(2) CMOS와 TTL의 interfacing 방법에 대하여 이해한다.

실험준비물
(1) SN7406
(2) 4001
(3) 4011
(4) 4050
(5) Resistor 470[Ω], 1[kΩ], 2.2[kΩ], 4.7[kΩ], 10[kΩ], 15[kΩ], 47[kΩ]
(6) Power supply, Oscilloscope, Function Generator

예비과제
(1) TTL 특성과 CMOS 특성을 기술하라.
⇒ TTL은 입력과 출력을 트랜지스터로 하는, 트랜지스터로 이루어진 반도체입니다.
TTL은 처리속도가 빠르고, 소비전력과 구동능력이 크다는 특성을 가지고 있습니다. CMOS는 TTL보다 늦게 개발되었으나, 구조가 간단하여 처리속도가 비교적 느리고,
소비전력이 상대적으로 적다는 특징을 가지고 있습니다.

(2) CMOS 게이트가 TTL 게이트를 구동시킬 때 noise margin은 얼마인가?
⇒ noise margin(잡음여유)은 디지털 회로에서 데이터 값에 변경을 주지 않는 범위 내에서 최대한 허용된 noise margin입니다. 그림에서의 H의 노이즈 잡음 여유는 0.7V, L의 노이즈 잡음 여유는 0.3V가 됩니다.

참고 자료

없음