4주차-실험15 예비 - 플립플롭의 기능

목차

1. 실험제목

2. 실험목적

3. 실험준비물

4. 예비과제
(1) Latch 회로와 flip flop 회로를 비교 설명하라.
(2) RS flip flop을 JK, D, T flip flop으로 변환시켜라.
(3) Race problem에 대하여 timing chart를 이용하여 설명하라.

5. 실험
(1) 다음 회로를 구성하여 A, Q의 관계를 진리표로 구성하고 래치의 기본동작을 설명하라.
(2) 7402를 사용하여 다음 회로를 구성하고 진리표를 작성하라. Q, Q는 동시에 관찰하여 기록하라.
(3) 다음 회로를 구성하고 진리표를 작성하라. R-S, Q, Q의 관계를 관찰하여 R-S 플립플롭의 동작을 설명하라.
(4) 다음 회로를 구성하고 enable를 변화시켜 가며 출력을 관찰하여 기록하라.
(5) 다음 회로를 구성하고 진리표를 완성하라.
(6) SN7474를 이용하여 다음 각 항의 실험을 하라.
(7) SN7476을 이용하여 PRESET = 1, CLEAR = 1로 두고 다음 진리표를 완성하라. 이때 CLK는 function generator을 사용하라.
(8) <그림 15.12>의 회로에서 J와 K 입력을 +5V 단자에 연결하고, clock pulse를 인가하였을 때 출력 파형을 관찰하여 파형을 도시하라.

본문내용

실험제목 : 플립플롭의 기능

실험목적 : (1) 래치 회로의 기능을 이해하고 R-S 플립플롭의 구조와 동작원리를 이해한다.
(2) D, JK 플립플롭의 동작을 이해한다.

실험준비물
(1) SN7432, SN7404, SN7402, SN7408, SN7400
(2) SN7474,
(3) SN7476
(4) Power supply, Oscilloscope

예비과제
(1) Latch 회로와 flip flop 회로를 비교 설명하라.
⇒ Latch와 flip flop은 순서논리 회로에 사용되는 기본적인 기억소자입니다. 일반적으로 pulse 지속시간에서 작동하는 flip flop을 latch라하고, pulse transition에서 작동하는 flip flop을 register라 고 합니다. Latch는 입력신호가 인가되는 순간 바로 출력에 반영되지만, Flip flop은 Clock신호가 인가되는 순간의 입력신호만 출력에 반영됩니다. Flip flop은 Clock신호가 인가된 순간에 입력된 신호로 반영된 출력이 다음 Clock신호가 나타날 때까지 그 상태를 유지합니다.

<중 략>

(3) Race problem에 대하여 timing chart를 이용하여 설명하라.
⇒ Race problem은 한 게이트의 두 입력이 동시에 변화 할 때 일어나는 문제로, 예를 들어, Clock신호가 0에서 1로 변화가 생겼을 때 플립플롭 회로에 전달되는 시간 dt만큼 지연 후에 출력이 나타나는 것입니다. 즉, 신호가 지연되면서 오동작이 일어나는 현상이라고 할 수 있습니다. 이렇게 되면 출력은 응답이 없고 변화가 없게 됩니다. 이러한 현상을 해결하기 위해서는 Clock신호의 패턴을 돌리거나, 다른 게이트를 이용하여 한 신호가 조금 천천히 인가되도록 하여 두 신호가 동시에 변하지 않도록 해야 합니다.

참고 자료

없음