quartus 를 사용하여 and-or gate와 NAND gate 구현

소개글

-컴퓨터구조 A+ 레포트
-quartus로 구현한 2-level AND-OR gate, NAND gate
-BDF 다이어그램 포함
-시뮬레이션 결과 및 분석 포함

<아래는 과제 질문>
Consider the function
F(x,y,z) = ∑m(1,2,3,4,5,6).
-Find the minimum SOP expression for the function F.
I-mplement the function F with 2-level AND-OR gates using BDF in Quartus II. Inputs to the AND gates may be either the variable itself (x) or its compliment (x’).
-Capture the RTL viewer.
-Verify with simulation. Capture the simulation.
-Implement the function F with NAND gates only. Inputs to the first level NAND gates may be either the variable itself (x) or its compliment (x’).
-Capture the RTL viewer.
-Verify with simulation. Capture the simulation.

목차

1. introduction

2. 2 level and-or gate
2.1. truth table
2.2. BDF capture
2.3. RTL viewer capture
2.4. simulation capture

3. 2 level NAND gate
3.1. Truth table
3.2. BDF capture
3.3. RTL viewer capture
3.4. simulation capture

4. Discussion

본문내용

두번째 실습은 우선 F( x,y,z ) = ∑m( 로 표현된 함수를 이해하고 , 이 함수를 각각 2level and or gate 와 2level nand gate 를 사용해 회로로 나타낸 후 , 두 경우에서의 output wave 가 어떠한 지 비교하는 것이다 . 동일한 함수를 다르게 표현하여 시뮬레이션을 돌리는 것일 뿐이기에 최종 파형은 같을 것으로 미리 예상할 수 있다 .

* 본인은 주어진 함수의 변수 x,y,z 를 각각 A,B,C 로 바꾸어 실습했다.
즉, 사용한 함수는 F(A,B,C) = D = ∑m(1,2,3,4,5,6) 이다

<중 략>

BDF Capture
Quartus로 다이어그램을 그리면 다음과 같다.
And-or 게이트와 달리 기존 and logic 3 개와 output 에 연결되는 or 를 모두 nand 게이트로 바꿨다. 앞과 동일한 함수를 다른 logic 를 사용해 표현 한 것이다.

참고 자료

없음