• LF몰 이벤트
  • 파일시티 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트

디지털 시스템 설계 및 실습 디멀티플렉서 설계 verilog

*노*
개인인증판매자스토어
최초 등록일
2020.11.02
최종 저작일
2020.10
5페이지/ 한컴오피스
가격 1,000원 할인쿠폰받기
다운로드
장바구니

소개글

"디지털 시스템 설계 및 실습 디멀티플렉서 설계 verilog"에 대한 내용입니다.

목차

1. 실습 목적

2. 디멀티플렉서의 진리표

3. 디멀티플렉서의 블록도

4. 디멀티플렉서의 Verilog 코드
1) DMux.v : case 문 사용
2) DMux.v : if 문 사용
3) tb_DMux.v

5. 실습 결과 화면

본문내용

1. 실습 목적
디멀티플렉서는 하나의 입력을 여러 개의 출력 중 하나로 전송한다. 4*1 디멀티플렉서는 하나의 입력을 4개의 출력 중 하나로 전송하며, 선택된 출력에 입력을 전송할 때 나머지 출력은 그 전에 할당받은 값을 유지한다. 이것은 Verilog나 BHDL이 합성되는 과정에서 그 전의 값을 유지하기 위해 래치를 포함시키기 때문이다. 따라서 이번 실습에서는 디멀티플렉서의 동작을 이해하고, Verilog 또한 VHDL이 회로로 합성되는 과정을 이해한다.

<중 략>

4. 디멀티플렉서의 Verilog 코드
1) DMux.v : case 문 사용
module DMux(i, S, y0, y1, y2, y3);

input i;
input [1:0] S;
output reg y0;
output reg y1;
output reg y2;
output reg y3;

always @(i or S)
begin
case(S)
2'b00 : begin
y0 = i;
y1 = 1'bz;
y2 = 1'bz;
y3 = 1'bz;
end

2'b01 : begin
y0 = 1'bz;
y1 = i;
y2 = 1'bz;
y3 = 1'bz;
end

2'b10 : begin
y0 = 1'bz;
y1 = 1'bz;
y2 = i;
y3 = 1'bz;
end

2'b11 : begin
y0 = 1'bz;
y1 = 1'bz;
y2 = 1'bz;
y3 = i;
end

참고 자료

없음

이 자료와 함께 구매한 자료

자료후기(1)

*노*
판매자 유형Silver개인인증

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

최근 본 자료더보기
탑툰 이벤트
디지털 시스템 설계 및 실습 디멀티플렉서 설계 verilog
  • 레이어 팝업
  • 프레시홍 - 특가
  • 프레시홍 - 특가
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
AI 챗봇
2024년 07월 20일 토요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
7:20 오전
New

24시간 응대가능한
AI 챗봇이 런칭되었습니다. 닫기