[전자회로실험] 선형 연산증폭기회로 결과보고서(A+)

소개글

"[전자회로실험] 선형 연산증폭기회로 결과보고서(A+)"에 대한 내용입니다.

목차

Ⅰ. 실험목적

Ⅱ. 이론

Ⅲ. 실험 결과 & 분석
1. 반전 증폭기
2. 비반전 증폭기
3. 단위 이득 폴로어
4. 가산 증폭기
5. 분석 및 결론

본문내용

[실험목적]
1. 선형 연산 증폭기 회로에서 DC 전압과 AC 전압을 측정한다.
2. 연산증폭기를 사용하여 만든 다양한 증폭기의 전압이득을 측정한다.

[이론]
연산 증폭기는 반전 입력단자와 비반전 입력단자를 가진 이득이 매우 큰 증폭기이다. 이 증폭기는 외부에 저항을 추가하여 연산 증폭기 자체의 이득보다는 훨씬 작지만 외부 저항만에 의해 결정되는 이득이 정확한 증폭기를 만들 수 있다. 또, 각 입력신호마다 원하는 크기의 전압이득을 갖도록 하면서 이들을 합하는 회로를 만들 수도 있다.

반전 증폭기를 원할 경우 저항을 반전 입력 단자에 연결하여야 하며, 이때의 출력 전압은 다음과 같다.
V _{o} `=`- {R _{o}} over {R _{i}} V _{i}

비반전 증폭기의 출력 전압은 다음과 같다.
V _{o} `=` LEFT ( 1`+` {R _{o}} over {R _{i}} RIGHT ) V _{i}

단위 이득 폴로어의 이득은 정확히 1이 된다.
V _{o} `=`V _{i}

가산 증폭기의 출력 전압은 다음과 같다.
V _{o} `=`- LEFT ( {R _{o}} over {R _{1}} V _{1} `+` {R _{o}} over {R _{2}} V _{2} RIGHT )

참고 자료

없음