VHDL 실습(8bit Counter, State Machine) 결과

목차

1. 8Bit Counter
2. State Machine

본문내용

☞ 이번에 설계한 8비트 카운터는 4비트 카운터 2개를 이용하여 구성하였다. 2개 중 왼쪽(앞쪽)에 있는 4비트 카운터의 Carry값이 1일 때만 동작하게 한다. 즉 오른쪽(뒷쪽) 4비트 카운터의 상태가 “1111”일 때 T가 1이 들어오면 Carry가 발생 해 다음 카운터는 Carry값 1을 T값으로 받으면서 왼쪽 4비트 카운터가 동작하도록 한다. 4비트 2개를 8비트로 나타내기위해 &를 사용하였고 Count에 변환하여 출력이 된다. 그리고 입력 신호 CLRN = '0' 일 땐 무조건 초기화가 되어야 하므로 출력은 “00000000” 이 되며 LDN='0' 일 때는 Q(출력) <= D(입력), 즉 입력한 값을 출력한다. 카운터가 정상적으로 동작을 하려면 CLRN과 LDN이 모두 ‘1’이고 P와 T1이 모두 ‘1’이여야 한다. 시뮬레이션을 보면 진리표와 일치함을 알 수 있다.

<중 략>

☞ State Machine은 어떤 상태에서 입력에 따라 다음 상태와 출력이 결정된다. 이번에 설계한 State Machine에서는 현재 상태가 S0일 때 입력 X = 0에서 다음 상태가 S1이 되고 출력은 Z = 1이 되며 입력 X = 1에서 다음 상태가 S2가 되고 출력은 Z = 0가 되게 동작한다. 이렇게 순서대로 진행되다가 상태가 S5, S6가 되면 다음 상태가 S0이 되어 계속해서 상태가 반복하게 된다. 시뮬레이션을 보면 진리표와 일치함을 알 수 있다.

참고 자료

없음