디지털시스템설계 hw6

소개글

숭실대학교 교수 디지털시스템설계 과제입니다. (lee chan ho - Digital Systems Designs using Verilog)

코드캡쳐, 설명, 시뮬레이션 플랜, 블록다이어그램, 파형 등 필요한 자료가 포함된 레포트입니다. 해당 레포트 그대로 제출하면 되고 과제 점수 만점이었습니다.

목차

없음

본문내용

* 시뮬레이션 결과
-> A, b 2개의 1bit input값이 들어오는데 이 값을 더했을 때 4의 배수가 나오면 1bit output값인 bout값이 1로 출력되고 그 외에는 0을 출력하는 코드이다. 또한 위 코드는 3에서 5로 바로 넘어가는 경우는 결과값이 4의 배수를 만족하지 않는다고 판단, 1을 출력하지 않고 무시하고 지나가는 코드이다. Case a에 해당하는 3에서 5로 넘어갈 때 4를 거쳐갔다고 판단, 1을 출력하는 코드는 아래 state diagram을 그려 첨부해두었지만 능력이 부족해 코드로 구현해내지는 못했다. 또한 testbench를 작성해 input값을 넣어주고 clk 신호도 발생시켜주었지만 계속해서 에러가 발생했다. 에러를 최대한 줄여보았지만 합성하는데는 실패하였다.

-> 1bit input값인 a가 들어오는데 가장 최근 3개의 a가 1인 경우, 즉 연속해서 111이 들어오는 경우 1bit output값인 bout값이 1로 출력되고 그 외에는 0을 출력하는 코드이다. 따라서 중간에 0이 input값으로 들어오면 다시 처음부터 1 3개가 input으로 들어와야하기 때문에 초기 state인 000과 같다고 보고 코드를 짰다. 구상한대로 코드를 작성했지만 오류가 발생하였고 구글링등의 방법으로 에러를 해결하려고 노력하였지만 해결하지 못했다.

-> 1bit input값인 a가 들어오는데 가장 최근 4개의 a가 0111인 경우 1bit output값인 bout값이 1로 출력되고 그 외에는 0을 출력하는 코드이다. 2번 문제와 다르게 0111값을 1로 출력하기 때문에 present state를 4bit로 선언해 1111까지 고려해주었다. 중간에 0이 input값으로 들어오면 다시 처음부터 1 3개가 input으로 들어와야하기 때문에 초기 state인 0000과 같다고 보는 것은 같다.

참고 자료

없음