• LF몰 이벤트
  • 파일시티 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트

디지털시스템설계 hw7

냐냥
개인인증판매자스토어
최초 등록일
2021.01.07
최종 저작일
2020.11
12페이지/ MS 워드
가격 1,000원 할인쿠폰받기
다운로드
장바구니

소개글

숭실대학교 교수 디지털시스템설계 과제입니다.
코드캡쳐, 설명, 시뮬레이션 플랜, 블록다이어그램, 파형 등 필요한 자료가 포함된 레포트입니다. 해당 레포트 그대로 제출하면 되고 과제 점수 만점이었습니다.

목차

없음

본문내용

- 시뮬레이션 결과

-> 5.1은 8bit에 몇 개의 1이 있는지 세는 코드이다. input값인 8bit innum을 while문을 활용해 0번째 자리부터 7번째 자리까지 1이 있으면 output값인 4bit outnum_1을 1씩 증가시켜주었다. 최대 8개의 1이 나올 수 있기 때문에 4bit로 선언해주었다. 시뮬레이션 결과를 보면 innum이 8’b11000000일 때 outnum_1값으로 2에 해당하는 4’b0010이 출력되었으며 그 외에도 시뮬레이션 계획과 동일하게 값이 출력된 것을 알 수 있다.

-> 5.2는 뒤에서부터 연속하는 1의 수를 세는 코드이다. input값인 8bit innum을 for문을 활용해 0번째 자리부터 7번째 자리까지 반복하되, 중간에 0이 나오면 반복문을 탈출하게 했다. 연속하는 1의 수는 output값인 4bit outnum_2을 1씩 증가해 계산했다. 마찬가지로 최대 8개의 연속하는 1이 나올 수 있기 때문에 4bit로 선언해주었다.

-> 5.3 앞에서부터 연속하는 0의 수를 세는 코드이다. 앞선 코드와 유사하지만 앞에서부터 확인해야 한다는 차이점이 있다. 마찬가지로 input값이 8bit innum이기 때문에 for문을 7번째 자리부터 시작해 0번째까지 작동하도록했다. 이때도 마찬가지로 중간에 1이 나오면 반복문을 탈출하게 했다. 앞에서부터 연속하는 0의 수는 output값인 4bit outnum_3을 1씩 증가해 계산했다.

-> 5.4 앞선 코드와 동일하며 0이 아닌 1을 센다는 것만이 다르다. input값으로 8bit innum을, output값으로 4bit outnum_4를 사용한다. 앞선 코드와 동일하게 작성하되 0을 세는 코드는 1로, 중간에 0을 만나면 반복문을 탈출하도록 바꿔 작성했다.

참고 자료

없음
냐냥
판매자 유형Bronze개인인증

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

  • 디지털시스템설계실습_HW_WEEK7 9페이지
    synch reset and enable, 8-bit Register, 4-digit ... , 8bit로 선언했기때문에 8bit가 저장되는 것을 알 수 있었다.4-digit
  • 디지털시스템실험 2주차 예비보고서 4페이지
    디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 ... Verilog는 산업 및 학계에서 하드웨어 설계자에 의해 사용되는 두 주요한 ... Verilog의 목적Verilog HDL은 하드웨어 설계자가 저수준(게이트
  • 졸업작품(캡스톤, AVR, ATMEGA128, 블루투스, APP, 임베디드) 23페이지
    내용2.1 목표설정2.2 합성(1) H/W(2) S/W2.3 분석(1) 시스템 ... 하드웨어 설계도면 제작, 하드웨어 납땜, 통신설정4) 상세설계 및 인터페이스 ... 기초설계 시작.3) H/W 제작 및 통신설정 (2016.4.07.∼5.1)
  • [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(예비) / 2021년도(대면) / A+ 12페이지
    즉 Simulatable한 많은 구문들이 H/W로 만들기 (Synthesis ... 문법- 1983년 Gateway Design Automation사에서 하드웨어 ... 그러나 reg는 조합논리회로의 모델링에도 사용되므로, reg가 항상 하드웨어적인
  • (완전 세세한 정리, 끝판왕) 시립대 전전설2 예비레포트 3주차 Lab03 Introduction to Verilog HDL 17페이지
    다시 말하면 하드웨어를 묘사하기 위한 언어로 하드웨어를 구성할 시에 일일이 ... VHDL은 현장 설계 가능 게이트 어레이 및 집적 회로와 같은 디지털 및 ... HDL과 VHDL을 포함하는 HDL에 대해서 이야기하고자 한다.HDL이란 하드웨어
더보기
최근 본 자료더보기
탑툰 이벤트
디지털시스템설계 hw7
  • 레이어 팝업
  • 프레시홍 - 특가
  • 프레시홍 - 특가
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
AI 챗봇
2024년 07월 20일 토요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
6:23 오전
New

24시간 응대가능한
AI 챗봇이 런칭되었습니다. 닫기